[参考译文] TPD3E001：ADS1292/1298的 ESD 应用=预期不具有高抗性0至3V3错误0、8V-DC？ ESD 二极管 TPD3E001DRLR

您好、Andreas、

感谢您使用 E2E！ 我很难理解您的问题。 您是否说 TPD3E001保护的线路电压为1.65V 至0.8V？  

此外、您能否提供更清晰的系统原理图？ 根据图、很难理解正在发生的情况、但看起来 TPD3E001的 IO 引脚只是并联连接到一个电容器、而 Vcc 引脚连接到3.3V 电源。 您要保护哪些线路？  

此致、

Matt Smith

Matt、您好！   

请参阅以下带 ESD 保护的输入 ADS1292/1292输入接口的原理电路图

此致 Andreas

ADS1292-1298 ESD Myo 输入 TPD3E001DRLRG4.pdf

Matt、您好！

您的问题： 是的，TPD3E001保护的线路将从1.65V-DC 转换 为0.8V-DC？

             您移除了二极管保护 IC、并且正确计算 了4M7-4M7的中间输入点上的1.65V-DC。

             请参阅顶部条目上的原理图快照。

我们不理解这些影响、认为我们在不同的运算输入(+)到(-)(包括直流偏移)方面遇到了问题

不同的二极管中间电压导致的。 裸片二极管的钳位/断开电压大于25V、电流小于1nA、请参阅数据表。

此致 Andreas

您好、Andreas、

我假设 J1块是连接器。 我会尝试断开 TPD3E001上的 Vcc 引脚、看看这是否有所改善。 为上拉和 Vcc 使用相同的电源可能会导致信号线路通过正向二极管导通并泄漏到3.3V 电源中。 下面是另 一篇 E2E 帖子、 其中包含类似的问题/解决方案。  

请告诉我这是否可行。

此致、

Matt

Matt、您好！

请在 "slyt561.pdf" 应用手册下方的参考 TT 中向我发送。  

 中间点+1、67V-DC 上的分压器电平 R_4M7至 R_4M7将通过二极管而不是二极管强负载至3V3。

在没有任何输入信号的情况下、相当直流电平已降至+0、8V-DC。 交流信号电平大约 为最大值+/- 300yV... 300mV

我希望您的"slyt561.pdf"包含这些效果的科学解释。 否则，此类 ping 二极管通常不可用？？  

=========== 您的参考票据请求链接 =================================

https://e2e.ti.com/support/interface/f/138/p/684636/2525132?tisearch=e2e-sitesearch&keymatch=TPD3E001%20pullup#2525132

我建议不要连接 VCC 引脚或使用其他没有 VCC 引脚的器件。

我们有一份应用手册、其中解释了为何我们的较新器件  www.ti.com/.../slyt561.pdf 中不需要 VCC

===================================

很抱歉、Matt、我忘记了对您的问候。 我们对您的解决方案应用非常感兴趣。 注"slyt561.pdf。

提前感谢、最诚挚的问候来自德国的 Andreas

您好、Andreas、

这是 指向该应用手册的固定链接。 有关 Vcc 引脚的内容见第23页。  

我还有一些可能的情景和跟进问题、可以解释您的问题：

1. 该错误是在一个特定的芯片上发生、还是在所有芯片上发生？ 我建议换掉另一个芯片、看看您是否会遇到同样的效果。
2. 您是否确认芯片方向正确？ 如果有缺口、信号可能会经过正向传导二极管、从而导致0.8V 的压降。  
3. 我会设置一个电流表来检查器件中 Vcc 和 GND 引脚的泄漏电流。 泄漏电流应仅为1nA。  
4. 在进行测试时、ADS1292是已通电还是已关断？ 如果它断电、它的一个内部保护二极管可能正向导通、并导致泄漏通过其 Vcc 引脚。

如果您需要我澄清任何内容、请告诉我。

此致、

Matt  

您好、Matt

到1)。 是的、在2种不同的电路板设计中、每10块电路板的结果相同、请参阅顶部电路图快照

至2)是、 二极管阵列 TPD3E001具有5个引脚的不对称情况、无法匹配 IC 方向

3) 3)设计为小尺寸以进行修改和测量。 但在采用去耦合 ESD 二极管的其他设计中、我会测量：

     3V3中点上的+0、8V-DC > R3_4.7Mohm >+0.8V-DC (MiddlePoint)>+R2_4.7Mohm > GND。   

      注意： 从+0、8V-DC MiddlePoint (预期计算结果为+1、65V-DC)到 ADS1292引脚4 INP1P Via

      R1_10K 由示波 器测量+0、8V-DC。   原因：ADS1292 In1P/N 引脚-4+3)至 In2P/N (引脚6+5)

      在功率模式工作条件下对+0、8V-DC 短路。

      抱歉、我修改了我的第一条语句："如果二极管上升+0、8V-DC 至+1、47V-DC、  第二次测量显示

      相同的结果+0、8V-DC。   ADS1292模拟输入的直流输入阻抗小于1Mohm 的原因

      运行功率模式3V3。  

 更改为4) 是的、ADS1292/1298由3V3供电。   作为结果参考 到3) 这意味着=原因和结果：

      - ADS1292 In1P/N 引脚-4+3)至 IN2P/N (引脚6+5)在功率模式工作条件下对+0、8V-DC 短路。

      问题不在于 ESD 二极管 TPD3E001、实际影响+0、8V-DC 是 ADS1292 / ADS1298的结果

        ADS1292/ADS1298内部 AGND 接地的直流放大器负载阻抗！！

----------

Matt：     您是否符合：

a) ADS1292和 ADS1298在运行功率模式下具有内部低电阻直流输入负载  

   约 < 1Mohm。  这可能是解释。 在本例中、我们具有以下并联条件：

    3V3中点上的+0、8V-DC > R3_4.7Mohm >+0.8V-DC (MiddlePoint)>+R2_4.7Mohm // 1Mohm ADC129x > GND

   这些值应与 ADS129x 应用手册中使用10Mohm/10Mohm 分压器的情况相反。 我们仅使用2个4M7欧姆。

   --> 3V3异步分压 器>R3_1Mohm > +1、48V > R2_4、7Mohm //1Mohm ADC129x -> GND

b)参考数据表 ADS1292 (第6.2章。 ESD 额定值)和 ADS1298 (第7.2章 ESD 额定值)应该是内部的

  IC 模拟 ESD 保护 =不  使用二极管 TPD3E001，情况良好？

c)请参阅附件：  - ADS1292 Analogee 输入特性章节6.5.jpg  

                 - ADS1292输入差动动态 Rane 8-3-4-2.jpg

D)结论：  请参阅我们的"旧"接口设计、第一个设计具有静态过压直流负载对 ADS129x 输入的影响

   和"新"接口、无静态过压直流负载影响、适用于 ADS129x 应用手册。

  - ESD OLD 接口对称输入(具有静态过载错误).pdf

  - ESD 新接口电压偏差器(无静态过载).pdf

  对于我们 具有 ESD 保护的 ADS129x 输入 EMG 输入、您建议使用哪种接口应用？

  我想，我们只有机会开始和实现"新"接口设计并对其进行测试？？

Best such Andreas  6.11.2020/10:51 Local Time，Germany

ADS1292 Analogee 输入特性章节6.5.jpg

ADS1292输入差动动态 Rane 8-3-4-2、jpg

ESD 旧接口对称输入(静态过载错误).jpg

ESD 新接口电压偏差器(无静态过载).jpg

尊敬的 Andreas：

a.)您能否确认低输入阻抗导致 R3上的压降？

b.)我仍然建议使用外部 ESD 保护二极管。 ADS 内部二极管的额定值仅适用于 HBM 和 CDM。 这主要是为了防止制造和组装 ESD 事件、而不是最终用途 ESD 事件。 我们的外部保护二极管的额定值符合 IEC61000-4-2标准、这是一个更加严格的测试过程。 您可以 在此处了解更多相关信息。  

d.) ESD 二极管应尽可能靠近外部连接器放置、最好位于耦合电容器的另一侧。 这是为了减少寄生电感。 您可以在第  3页的本布局指南中阅读有关它的更多信息。 这里还有 一个有关保护 ADC 的视频。  

我不能过多地谈论 ADS1292、因为它不是我分配的产品系列中的产品。 我只专门从事 ESD 器件。 但是、如果我已经回答了所有与 ESD 相关的问题、我可以将此帖子重新分配给负责 ADS1292的团队、他们可以回答您对其有的任何其他问题。  

此致、

Matt