This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83867CR:PHY 随机卡住

Guru**** 1129500 points
Other Parts Discussed in Thread: DP83867CR
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1212816/dp83867cr-phy-randomly-gets-stuck

器件型号:DP83867CR

我已 针对 FPGA MAC <-> PHY0 <-> CAT5 <-> PHY1 <-> FPGA MAC 进行了电路板设置、以实现1GB 传输

两条 MAC 每50us 间隔发送相同的测试数据。 我已在 MII -> Analogback 上进行了验证、且没有任何问题。  

一旦我移除环回并切换到 MDI、我还可以看到发送/接收正常、但在某种程度上、我认为其中一个 PHY 进入了奇怪的状态、在 RGMII RX 端持续发送垃圾数据。  

PHY 的 TX 端在此状态下似乎也停止工作

当处于此错误状态时、RGMII RX 侧反复发送0xE0E0。 我发送的数据集是 A5A5或5A5A 的模式、因此我不确定这是指实际问题还是所发送数据的副产品。  

此错误状态将一直保持、直到我拔下 CAT5电缆并重新设置连接。 5到20分钟后、它将从那里重新进入 TI 的错误状态。  

当存在发送/接收活动时、LED0设置为闪烁。 我

将 LED1设置为在发生发送/接收错误时亮起。

出现此错误状态时:两个 PHY (PHY0和 PHY1) LED 均显示

: LED 0不再闪烁,但始终亮起。 (自动协商正常但无传输)

 LED1 LED 持续亮起  

我对为什么会这样做有一些怀疑:

1.磁性元件侧/布线上的问题(不太可能、因为我有多个电路板、并且可以在每个电路板上看到相同的问题)

2.将 MDIO r/w 设置为在 RGMII 上接收 RX 后立即读取。 在 Rx/TX 期间、DP83867CR 是否对 MDIO PHY 寄存器的读取/写入有任何限制?  

PHY 时钟完整性? (不太可能、因为 XI 是从 Mac 生成的、并且在几个不同的 MAC 上重复出现->多个电路板上的 PHY 接口

谢谢你

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、Justin、

    我不确定我是否完全理解这种情况。 我可以提出几个问题来澄清:

    • 您能否在 PHY1上启用模拟环回功能、以便更好地查看从 FPGA MAC 接收的数据能够捕获数据? (FPGA MAC <-> PHY0 <-> CAT5 <-> PHY1)
    • DP83867在 Rx/TX 期间对 MDIO 读取/写入没有任何限制
    • 您是否还可以在两个 PHY 上读取寄存器0x006E?

    --

    谢谢!

    林希尔曼