您好、David：
DP159仅需要两个电源轨(3.3V 至 VCC 和1.1V 至 VDD)即可实现正常运行。 是否必须在0~200us 的范围内设置并满足 TD1的时序规格、如下图所示？
在我的设计中、我使用3.3V 通过一个 LDO 稳压器生成1.1V 电压。 但以下测试波形显示1.1V 已 在 3.3V 之前达到其正常电压~521us。 521us 超出了上述200us 范围。 这是否是此 IIC_CTL 问题的可能根本原因？
提前感谢！
此致！
Jason
您好，David：
很抱歉、 运送电路板到您在达拉斯的实验室不方便。
如下图所示、我通过1.8V 电平位移范围一侧的1K 电阻器将 OE 向下拉(TI 也提供了 TXB0104)。 电路板上电后、这会使 OE 在加载 FPGA 图像之前保持低电平。 当 FPGA 完成加载图像时、OE 信号将设置为高电平。 因此、在 Vcc 和 Vdd 是稳定的后、此 OE 将保持低电平、如 下图所示。 我有两个探针、 分别对 OE 和1.1V VS 3.3V 进行两次测试。
众所周知、DP159的 I2C 接口一切正常、但也无法正常工作。 我只在不需要访问 I2C_CTL 的 DP159上运行1080p 视频。
3.3V (蓝色)与 OE (粉色)：
3.3V (蓝色)与1.13V (粉色)：
提前感谢！
此致！
Jason
您好、David：
我已经根据下图20完成了、断开 OE、然后在 其上添加一个0.22uF 下拉电容器。 但 I2C_CTL 也不起作用。 I TEST 介于3.3V/1.1V 和 OE 之间的电源序列。 您可以看到、时序要求完全满足。 但 OE 的电平仅为~2.3V。 数据表也对此进行了说明。
上电期间3.3V (红色)与 OE (蓝色)间的关系
上电期间1.1V (红色)与 OE (蓝色)间的关系
OE 级要求
提前感谢！
此致！
Jason
大卫：
BTW、I2C_EN 根据我的原理图中数据表中的参考设计、被上拉至64.9K。 I 测试 I2C_EN 引脚、其电平约为2.56V。 但数据表中没有所示的级别要求。 I2C_EN 的该2.56V 电平可以吗？
提前感谢！
此致！
Jason
