This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65DP159:SN65DP159 IIC 接口无响应(SCL/SDA_CTL)

Guru**** 1091470 points
Other Parts Discussed in Thread: TXB0104
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1196577/sn65dp159-no-response-of-sn65dp159-iic-interface-scl-sda_ctl

器件型号:SN65DP159
主题中讨论的其他器件:TXB0104

您好!

让我们继续最后一个问题。 David 的回应让我从 IIC 链中移除了时钟芯片和 EEPROM。 我做了。 但 DP159也不提供"ACK"信号。

这 一点很奇怪、因为 DP159可以运行不需要访问 IIC_CTL 的1080p 视频。 原理图如此处所示。 任何信息都会有所帮助。

提前感谢!

此致

Jason

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jason

    有任何机会可以给我一块电路板在我的实验室里进行测试吗?

    谢谢

    大卫

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、David:

    TI 在中国有支持或实验室?

    提前感谢!

    此致

    Jason

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、David:

    下面的线程似乎与我有相同的 IIC_CTL 问题。 您还记得海报是如何 解决这个问题的吗?

    e2e.ti.com/.../sn65dp159-not-giving-ack-not-detected-in-i2c-probe

    提前感谢!

    此致!

    Jason

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jason

    他从来没有回应过,所以我不知道他是否能够解决这个问题。

    提供了一个起点

    1.检查上电顺序,确保上电顺序正确

    2.检查 DP159散热焊盘与 PCB 板接地的连接,确保连接正确

    3.检查 DP159散热焊盘的焊接覆盖范围、我们建议该部件的覆盖范围为73%

    4. 您可以更改 A0和 A1上拉和下拉以选择不同的 I2C 地址、并查看是否有效?

    谢谢

    大卫

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、David:

    DP159仅需要两个电源轨(3.3V 至 VCC 和1.1V 至 VDD)即可实现正常运行。  是否必须在0~200us 的范围内设置并满足 TD1的时序规格、如下图所示?

    在我的设计中、我使用3.3V 通过一个 LDO  稳压器生成1.1V 电压。 但以下测试波形显示1.1V 已   在 3.3V 之前达到其正常电压~521us。 521us 超出了上述200us 范围。 这是否是此 IIC_CTL 问题的可能根本原因?

     

    提前感谢!

    此致!

    Jason

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jason

    如果 OE 为低电平、TD1无关紧要、您只需满足 Td2。 在 Vcc 和 Vdd 稳定后、OE 将保持低电平100us。

    您是否可以将电路板发货至达拉斯?  

    谢谢

    大卫

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,David:

    很抱歉、 运送电路板到您在达拉斯的实验室不方便。  

    如下图所示、我通过1.8V 电平位移范围一侧的1K 电阻器将 OE 向下拉(TI 也提供了 TXB0104)。 电路板上电后、这会使 OE 在加载 FPGA 图像之前保持低电平。 当 FPGA 完成加载图像时、OE 信号将设置为高电平。 因此、在 Vcc 和 Vdd 是稳定的后、此 OE 将保持低电平、如 下图所示。 我有两个探针、 分别对 OE 和1.1V VS 3.3V 进行两次测试。

    众所周知、DP159的 I2C 接口一切正常、但也无法正常工作。 我只在不需要访问 I2C_CTL 的 DP159上运行1080p 视频。

    3.3V (蓝色)与 OE (粉色):

    3.3V (蓝色)与1.13V (粉色):

    提前感谢!

    此致!

    Jason

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jason

    您是否可以 从 FPGA 断开 DP159 OE 引脚并在其上添加下拉电容器? OE 引脚已经具有内部上拉电阻器、使用外部下拉电容器、这将产生 RC 时间常数延迟、您可以改变电容器以更改延迟时间。

    我难以理解为什么 DP159无法响应 I2C 请求。 是否尝试了不同的 I2C 地址? 有任何机会、您可以将一个3.3V I2C 控制器直接连接到 DP159以查看是否正常工作?

    谢谢

    大卫  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、David;

    我已经完成了另外三个地址、他们都没有提供"ACK"

    我会在下周按照您的建议(从 FPGA 上断开 DP159 OE 引脚、然后添加一个 PU 电容器)进行尝试。

    非常感谢你的耐心!!!

    此致!

    Jason

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jason

    您需要在 OE 引脚上添加一个下拉电容器。 电容值将影响复位时序、您可以从0.22uF 电容开始。

    谢谢

    大卫

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、David:

    我已经根据下图20完成了、断开 OE、然后在 其上添加一个0.22uF 下拉电容器。 但 I2C_CTL 也不起作用。 I TEST 介于3.3V/1.1V 和 OE 之间的电源序列。 您可以看到、时序要求完全满足。 但 OE 的电平仅为~2.3V。  数据表也对此进行了说明。

    上电期间3.3V (红色)与 OE (蓝色)间的关系

    上电期间1.1V (红色)与 OE (蓝色)间的关系

    OE 级要求

    提前感谢!

    此致!

    Jason

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     大卫:

    BTW、I2C_EN 根据我的原理图中数据表中的参考设计、被上拉至64.9K。 I 测试 I2C_EN 引脚、其电平约为2.56V。 但数据表中没有所示的级别要求。 I2C_EN 的该2.56V 电平可以吗?

    提前感谢!

    此致!

    Jason

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jason

    这是电阻值、  

    [3电平输入引脚]
    上拉:65K +/- 10%
    下拉:0至65k + 10%

    [两级(LVCMOS)输入引脚]
    上拉:0至65k + 10%
    下拉:0至65k + 10%

    64.9k 将起作用。

    谢谢

    大卫