主题中讨论的其他器件:DS90UB953-Q1
如果我的 MIPI 时钟频率为450MHz、953是否能够以每通道832Mbps 的速率运行?
我的450MHz 时钟 mipi 是否对应于总计900Mbps 的数据、因此每个通道为400Mbps (我们有两个通道)?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
如果我的 MIPI 时钟频率为450MHz、953是否能够以每通道832Mbps 的速率运行?
我的450MHz 时钟 mipi 是否对应于总计900Mbps 的数据、因此每个通道为400Mbps (我们有两个通道)?
谢谢、 455MHz 是我们的时钟速率、但更改分辨率和帧速率对时钟频率没有影响。 这是 CSI2的典型情况吗?
此外,我们做了一个理论上的数据速率计算,并发现我们可能获得相当接近相机的峰值容量,并保持在832 Mbps 之内。 它如何处理像素不需要的过多时钟周期? 它只是一个更大的后沿还是它会缩放所有数据、从而使其对该小缓冲区具有更大的容差?
您是否认为较长的电缆会产生任何影响?我们只在5m 处进行了测试、正在寻找15m FAKRA F-F?
好的。
Andrew、
CSI-2不需要对水平 像素数据采用离散 DPI 时序、这就是 CSI-2发送器通常以与实际吞吐量异步的固定速率运行的原因。 基本上、您只会在线路数据包之间的 DPHY 总线上获得空闲(LP11)时间。 我在本视频 https://www.ti.com/video/6247583604001?keyMatch=AGGREGATION 中稍微讨论了这一概念
大多数摄像头传感器都具有可配置的 CSI-2 TX 速率、您需要就该配置咨询图像传感器供应商。
同样、SER 未设计为能够承受超过每通道832Mbps 的输入 CSI-2速率。 因此这不是建议的配置。 它不受电缆长度的影响
此致、
Casey
Andrew、
我明白您在这里的意思-这是具有2个通道的900Mbps/通道? 在这种情况下、953中的 CSI-2缓冲器溢出不会有问题、因为数据管可以处理总计高达3.328Gbps 的数据(分布在4个通道上)。 这就是为什么您不会看到即时数据损坏的原因。
但是、953中的 DPHY 接收器不符合以如此高的速度运行的条件、这意味着953 RX 中的时序裕度不足、存在误采样数据的风险。 无法量化失效的可能性、因为这种情况超出了器件的设计/测试范围、 但这绝对 不是受支持的用例、TI 建议不要应用数据表允许范围之外的通道速率、因为我们无法保证 DPHY 能够在所有单元的处理、温度和电压变化范围内以这些速率正确采样数据。
此致、
Casey