主题中讨论的其他器件:DS90CF363B、SN65DSI86、
大家好!
我打开了这个新主题、继续调试下表单中所述的问题。
正如我在上一主题中提到的、在使用以下设置时、我们面临一些零星的视觉干扰:i.MX8MM + DSI83 + ds90cf363b + LCD、在前面提到的工单上、我们讨论了有关 DSI83初始化序列的一些方面以及一些 DSI 测量。
我们更大的问题是 DSI CLK 信号振幅大于预期值、首先是700mVPP、然后稳定到400mVPP、我们正在与 NXP 团队一起审查 DSI 信号为何在测量时具有更大的振幅、 我可以确认我们使用 CLK_P 和 CLK_N 信号上的差分探头测量时钟。 但我想问您一些其他问题、请在下面找到它们。
1.-根据我们最新的测量结果、当 DSI83 EN 信号置为低电平时、DSI 时钟的振幅似乎要大得多(~700mV pp)、根据您使用 DSI83的经验、这是否是正常的行为?
2.-此时、假设 DSI CLK 振幅正确、初始化序列将符合要求、因为我们的客户设备是基于 Android 的平板电脑、屏幕可以多次锁定和解锁、这是否符合前面所述的 电源关闭 顺序是否正确? 正如我看到的、当 DSI83 EN 从高电平斜升至低电平时、数据通道处于 HS 状态。
3.-过去我曾使用 SN65DSI86 DSI 转 DP 桥、当从 DSI 时钟获取 DP PLL 时、该桥支持缩小范围的分辨率、并且在使用外部振荡器作为参考时钟时没有此限制。
在我们的 SN65DSI83 DSI 至 LVDS 桥上、LVDS 像素时钟源自 MIPI D-PHY CLK、DSI83在支持的分辨率上是否具有类似的限制? 我们的目标是使用2 DSI 通道来处理以下视频时序。
非常感谢您提供任何指导、
谢谢。此致、
埃斯特班五世