This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83867CR:MDIO 信号异常

Guru**** 1490575 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1316644/dp83867cr-mdio-signal-abnormal

器件型号:DP83867CR

尊敬的,

一位客户使用 DP83867作为其应用的器件、发现 MDIO 信号异常。

当复位=0时、MDIO 正常、  

但完成复位(复位=1)后、MDIO 被拉至低电平。

如果 MAC 和 PHY 之间有一个100 Ω 的串行电阻、则 MAC 电平正常、但 PHY 被拉至低电平。

电路原理图附在后。

e2e.ti.com/.../DP83867-PHY-_2800_1_2900_.pdf

最后,通过参考这个帖子:https://e2e.ti.com/support/interface-group/interface/f/interface-forum/717497/dp83867is-mdio-signal-of-dp83867is

将 GPIO 保持悬空、MDIO 信号将正常变化。 为什么? 为什么 GPIO 影响 MDIO 信号?   您能否帮助分析 GPIO 如何影响导致 PHY 行为异常的 MDIO?

此致

凯林

 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Kailyn:

    感谢您提供示波器屏幕截图、但我们是否有方法可以为它们添加注释? 我不确定是哪个信号是什么。

    我看了您的原理图、发现 MDC 有一个连接到 VDDIO 的10 kΩ 上拉电阻器。 请删除此文件。 MDIO 需要2.2 kΩ  PU、但 MDC 不需要。 我希望这能解决您的问题。

    此致、

    阿尔瓦罗  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Alvaro,

    非常感谢您的答复。

    但我们是否有方法可以对其进行注释? I [/报价]

    很抱歉我 漏掉了测试通道的信息:

    CH1:MDC CH3:MDIO_MAC CH2:MDIO_PHY

    请删除此内容。 MDIO 需要2.2 kΩ  PU、但 MDC 不[/报价]

    数据表描述了 MDIO 应该需要2.2千欧的上拉电阻。

    此致

    凯林

    [/quote]
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Kailyn:

    数据表描述了 MDIO 应该需要2.2千欧的上拉电阻。

    [/报价]

    是的、MDIO 需要2.2 kΩ  PU、但 MDC 不需要10 kΩ PU。 请 从 MDC 中移除10 kΩ PU。

    此致、

    阿尔瓦罗

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Alvaro,

    抱歉、再次打断您。

    客户已  从 MDC 中移除10 kΩ PU、但无法解决问题。

    你有任何其他意见吗?

    此致

    凯林

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Kailyn:

    我想我以前没有问过这个问题、但您能读取/写入寄存器吗? 我还想检查 MAC 的 电压电平。 它是否也像我们的 PHY 那样在1.8V 下运行?

    此致、

    阿尔瓦罗