This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83867ERGZ-R-EVM:TX 数据、但不包括 Rx?

Guru**** 1472385 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1353317/dp83867ergz-r-evm-tx-data-but-does-not-rx

器件型号:DP83867ERGZ-R-EVM

连接到 Xilinx ARTIX7 FPGA

已在笔记本电脑上运行@ 1GbE 到 Wireshark 的外部连接。 TX GOOD、Rx NOGO

已尝试环回、跨越 A - B @ 100MbE、直接连接在 RJ45。 TX GOOD、Rx NOGO

在这两种情况下、都在 PHY 芯片上测量以太网信号、Rxclk 为有效2.5MHz、但 RxD0-3上没有信号?

PHY 芯片中是否有寄存器阻止此输出返回到 FPGA? 物理上不测量示波器上的任何物品? 这种情况发生在2个不同的板上、已在其中1个、SO 3 PHY 芯片上替换了 PHY。

谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Keith:

    您能否澄清正在设置的环回配置(硬件和寄存器)?

    写入0x0[14]='1'以启用 MII 环回后、是否在将 TX 数据输入到 PHY 后看到 RX 数据?

    PHY 为100/1000M 输出错误的 RXCLK 频率、但这不应影响数据环回的能力(有错误)。

    如果没有使用链路伙伴来协商 MAC 使用的速度、可以使用寄存器0x0[13、12、6]禁用自动协商、强制设置相应 RXCLK 输出的速度。

    谢谢!

    埃文