主题中讨论的其他器件: LMH0318
我正在从 Zynq-7系列 FPGA 驱动 LMH0050串行器 IC。
我的驱动程序 RTL 的基础是为使用该部件生成 SDI 而提供的 IP。 我已经对它进行了大量的修改,以适应我的特定目的,但尽可能地保持它的原始结构。
当我使用13.5MHz 像素时钟、SD 分辨率和27MHz IC 时钟生成 SDI 时、RTL 运行良好; 但是、当我将系统切换到74.25MHz 像素时钟和148.5MHz SDI 时钟以生成1080p30 HD-SDI 3个 IC 接收器器件中的2时、我根本没有将信号识别为 SDI。 第三个设备能够识别该信号并将其转换为 HDMI、随后能够在显示器上完全显示我期望看到的信号。
我已经验证了2个器件可以从已知良好的源接收1080p30 HD-SDI、因此我认为我无法完美地实现标准、第三个器件比另一个器件的容差更高。 我的设计需要能够运行任何可能的接收器器件、才能被视为完全正常运行。
我正在使用 Timing_Gen 模块创建时序信号、以便 在 IPT_DATAP路径 创建的基本结构内运行 Trs_Crc、AudioOut、testpattern_top 和 IPT_smpte352_insert 模块。 测试图形发生器几乎完全未修改所提供的内容。
数据流(使用 Timing_Gen 和我编写的一些自定义 RTL 创建的测试图形和实际视频)在进入 IPT_扰 频器和 IPT_TX_IO 之前进行多路复用。
我在高清速度下尝试过的分辨率、无论有无音频和 SMPTE352 VPID (及其每种组合)都未被2个接收器注册、因为我遇到了 SDI 问题。 两者都使用 TI RTL 的测试图形发生器的输入视频和我的 RTL 的视频。 辅助数据包的所有分辨率和组合对于第三个器件都适用、无论是测试模式还是我的 RTL。
我的系统的细节是专有的、但我还可以声明、生成的 SDI 在从器件输出之前已发送至 LMH0318阻抗缓冲器。 在工作中的接收器上、当我将 LMH0318配置为从 LMH0050视频输出原始输入时、它的工作效果非常好、当我将 LMH0318配置为输出重定时视频时、另一方面、视频变得很零星(~10帧工作、然后几秒钟无内容、重复...) 工作帧中有可见的伪影(看起来像早期的行尾、在某些随机行中有坏像素、然后行的其余部分没有伪影、这些伪影会在屏幕上跳转)。 我不确定这是否与先前在流水线中生成 SDI 时遇到的问题有关、但由于我拥有一个可以解决该问题的设置、因此如果不相关、我不会担心。