This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMH0050:提供的驱动器 RTL 的实施仅以 SD 速度工作

Guru**** 1869600 points
Other Parts Discussed in Thread: LMH0050, LMH0318
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1347547/lmh0050-implementation-of-provided-driver-rtl-only-works-at-sd-speed

器件型号:LMH0050
主题中讨论的其他器件: LMH0318

我正在从 Zynq-7系列 FPGA 驱动 LMH0050串行器 IC。

我的驱动程序 RTL 的基础是为使用该部件生成 SDI 而提供的 IP。  我已经对它进行了大量的修改,以适应我的特定目的,但尽可能地保持它的原始结构。

当我使用13.5MHz 像素时钟、SD 分辨率和27MHz IC 时钟生成 SDI 时、RTL 运行良好; 但是、当我将系统切换到74.25MHz 像素时钟和148.5MHz SDI 时钟以生成1080p30 HD-SDI 3个 IC 接收器器件中的2时、我根本没有将信号识别为 SDI。  第三个设备能够识别该信号并将其转换为 HDMI、随后能够在显示器上完全显示我期望看到的信号。

我已经验证了2个器件可以从已知良好的源接收1080p30 HD-SDI、因此我认为我无法完美地实现标准、第三个器件比另一个器件的容差更高。  我的设计需要能够运行任何可能的接收器器件、才能被视为完全正常运行。

我正在使用 Timing_Gen 模块创建时序信号、以便 在 IPT_DATAP路径 创建的基本结构内运行 Trs_Crc、AudioOut、testpattern_top 和 IPT_smpte352_insert 模块。  测试图形发生器几乎完全未修改所提供的内容。

数据流(使用 Timing_Gen 和我编写的一些自定义 RTL 创建的测试图形和实际视频)在进入 IPT_扰 频器和 IPT_TX_IO 之前进行多路复用。

我在高清速度下尝试过的分辨率、无论有无音频和 SMPTE352 VPID (及其每种组合)都未被2个接收器注册、因为我遇到了 SDI 问题。  两者都使用 TI RTL 的测试图形发生器的输入视频和我的 RTL 的视频。  辅助数据包的所有分辨率和组合对于第三个器件都适用、无论是测试模式还是我的 RTL。

我的系统的细节是专有的、但我还可以声明、生成的 SDI 在从器件输出之前已发送至 LMH0318阻抗缓冲器。  在工作中的接收器上、当我将 LMH0318配置为从 LMH0050视频输出原始输入时、它的工作效果非常好、当我将 LMH0318配置为输出重定时视频时、另一方面、视频变得很零星(~10帧工作、然后几秒钟无内容、重复...) 工作帧中有可见的伪影(看起来像早期的行尾、在某些随机行中有坏像素、然后行的其余部分没有伪影、这些伪影会在屏幕上跳转)。  我不确定这是否与先前在流水线中生成 SDI 时遇到的问题有关、但由于我拥有一个可以解决该问题的设置、因此如果不相关、我不会担心。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Zach:

    我是否正确理解了、当 LMH0318处于 CDR 时、绕过 SDI 视频分析仪可以正常接收视频、但如果 LMH0318处于重定时模式、则会出现问题/CRC 错误?

    此致、Nasser

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    正确。  我的接收器不会告诉我遇到了什么具体错误、但启用 CDR 会"中断"视频。

    我更具体地担心无法将 HD-SDI 发送到我的所有接收器设备。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Zach:

    Nasser 目前因商务旅行不在办公室。 我希望他能在本周晚些时候或下周早些时候与您联系。

    此致!

    卢卡斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Nasser -我们是否可以将其取回。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    如果 CDR 未锁定、而我们通过 CDR 旁路无差错运行、则传入的数据速率可能不在 CDR 的 VCO 频率范围内、因此它无法锁定。 请尝试其他数据速率或您的视频源只是为了检查这是否是一种可能。

    此致、Nasser

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我已经在芯片中运行了 SD-SDI (270MHz)、没有问题。

    您认为这个重定时问题与我的所有接收器都无法锁定到我要生成的视频有关吗?  由于我知道禁用重定时可以消除问题、因此我只关心重定时、因为它与整体行为有关。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Zach:

    我相信这是重新计时。 而且、它一开始锁定、然后我们失去锁定。 因此、传入信号的速率/频率似乎会发生漂移。

    此致、Nasser

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我仔细研究了我生成的信号、但没有发现明显的漂移、尽管考虑到我的测量设置、这还不是决定性的。

    您认为漂移是来自 FPGA 吗?  我已经尝试配置我的 PLL 来尽可能减少抖动。  或者、您认为 LMH0050内部生成的10倍时钟是罪魁祸首吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    很难说。

    您可以在 LMH0318前后放置示波器或频谱分析仪、看看您是否看到这种漂移。 也可以将它放在 LMH0318的输出端、同时它处于 CDR 旁路模式、这样就可以查看是否有漂移。 此外、这也可能不会是 LMH0318在 HD 或3G 下所期望的速率。

    此致、Nasser

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    为了确定范围、我必须对硬件进行一些修改、因此它至少要等到星期一才能使用。

    在这之后、我将返回相关内容。