This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPD12S016:此芯片的 I2C 不会进行强下拉

Guru**** 1933200 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1367320/tpd12s016-i2c-for-this-chip-does-not-pull-down-strongly

器件型号:TPD12S016

工具与软件:

我们在此看到该 TPD 芯片出现了同样的问题。

当 TDP 尝试进行 NACK 时、我们看到这些中间电压(非零)随外部上拉而变化。   请注意、本例中有多个器件位于 I2C 总线上、此 TDP 芯片是唯一有任何问题的芯片。  我们是否应该理解、芯片是在没有外部上拉电阻的 I2C 总线上进行点对点设计的?  我即将附加一个示波器跟踪、也用于显示我们的问题。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    这是 TDS 的不确定下拉。  我们已经摆弄了外部上拉电阻、并使得这个电平可以移动、但通过计算、不会使根据此数据表技术规格的其他芯片达到"零"。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Michiael、

    是否在一个器件上发生? 或者在多个器件上是否观察到相同的行为?

    Br、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我们有多个使用该芯片的电路板原型、它们都在 A 侧 SDA SCL 线路上表现出相同的行为。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Michael、您好!

    规格。 因此、您认为 ACK (逻辑0)在 B 侧被正确拉低、但它没有在 A 侧一直拉低到~0V、对吗? 控制器会 将其读取为 NACK (逻辑1)?

    Br、