This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83822I:VDDIO 和 VAVD 斜坡序列

Guru**** 2798555 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1375768/dp83822i-vddio-and-vavd-ramp-sequence

器件型号:DP83822I

工具与软件:

数据表中的图7-1显示了 VDDIO 在 VAVD 开始上升之前变为稳定。  7.6表中的 T1数字表示它可以是+/- 100mS。  这意味着 VAVD 可以在 VDDIO 之前加电、或者可以同时加电。  但是、注释3指出: " AVD 逐渐上升 之后 优先选择 VDDIO 斜坡完成、以避免在任何临界情况下误检测较低电平的 VDDIO。"  这到底是什么意思?

我已经查看了 DP83822原理图检查清单、没有提到确保 VAVD 在 VDDIO 之后发生斜坡。  我已经检查了 EVM 原理图、以及 VAVD 和 VDDIO 斜坡。  基本上超出了表7.6中的注释#3、因此可以看出 TI 没有采取任何措施来遵循该指导。  因此、是否需要使用它?  有用吗?  不需要?  其他?  请说明。

谢谢、Dean

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Dean:

    建议遵循此指导、但是 当 AVD 和 VDDIO 配置为同时斜升时、预计不会发生错误检测临界情况。

    当 AVD 完成 斜升并对 VDDIO 电压进行采样时、会发生错误检测、同时该电源轨仍在斜升。 在这种情况下、 在电源轨完成斜升之前、PHY 可能会错误地读取 VDDIO 电压。

    谢谢!

    Evan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    如果是这种情况、那么表7.6中的 t1应该是: 最小值= 0mS、最大值= 100mS  ...和   注意#3可以简单地说 AVD 在斜坡期间不应超过 VDDIO。  然后可以清楚地看到、AVD 绝不应在 VDDIO 之前斜升、并且可以同时让两个电源轨斜升。  不管怎样、您都回答了我的问题。

    谢谢、Dean