[参考译文] DP83867CS：DP83867C 合规性测试失败

您好、TTD：

感谢您分享这些信息。  

我想了解有关进一步调试的更多详细信息：

• 我可以问您在执行合规性测试时电缆长度是多久吗？
• 如果可能、您能否在执行合规性测试时检查是否正确配置了以下寄存器：
  • 
• 如果可能、您能否围绕 MDI 线路、变压器和 RJ45共享原理图？

——

此致、

Hillman Lin

尊敬的  Hillman Lin：

感谢您的答复。

●我可以问您在执行合规性测试时电缆的长度是多少？

→约20cm。

●如果可能、在执行合规性测试时、能否检查是否正确配置了以下寄存器

→ 数据表上没有关于寄存器0x1D5的说明。 根据修订历史记录、它似乎从数据表中删除。

   目前、0xF508是为寄存器0x1D5设置的。

  我给出的合规性结果中未通过测试的峰值 A 与峰值 B 的电流值：-1.xx %、

  我认为它需要在测试标准范围内：-1.000%< x < 1.000%才能通过、
   是否应调整(增加？) 寄存器0x1D5=0xF508中的值？
   如果您建议将 VoD 与寄存器0x1D5搭配使用的步骤以及传递哪个值更好、您可以共享它吗？

●如果可能、可以在 MDI 线路、变压器和 RJ45周围分享原理图吗？

→我通过 priave 消息共享它。

此致、

TTD

你(们)好、TTD

我将查看一下、并在今天晚些时候给您一个答复。

——

此致、

Hillman Lin

您好、TTD：

我与团队内部讨论。 您能否尝试减小寄存器0x00A3、看看这是否有助于改善您当前的合规性结果？ 我们想要查看在您降低有关合规性的寄存器0x00A3后的当前状态。

如果可能、我们希望在您的 MDI 线路阻抗不匹配。 每对 MDI 线路之间是否存在不匹配？

——

谢谢！

Hillman Lin

尊敬的 Hillman Lin：

感谢您的答复。

>我与团队内部讨论。 您能否尝试减小寄存器0x00A3、看看这是否有助于改善您当前的合规性结果？ 我们>想要查看在您降低有关合规性的寄存器0x00A3后的当前状态。

 应启用 LD_FILTER_TUNE_D_FORCE_ CTRL 和 LD_FILTER_TUNE_C_FORCE_ CTRL   、并将 LD_FILTER_TUNE_D 和 LD_FILTER_TUNE_C 从 10000 (默认)减小？  0x00A2与 AB 的寄存器相同。

此寄存器可调整线路驱动器摆幅电平。 在降低寄存器值时、摆幅电平是否会 降低、而增加寄存器的摆幅电平会增加？   

我将对故障通道进行尝试。

>如果可能、我们希望确认您的 MDI 线路阻抗不匹配。 每对 MDI 线路之间是否存在不匹配？

PHY 芯片和 RJ45之间的差分信号通过→Ω 阻抗控制传输到100Ω

  您能否告诉我 需要控制"MDI 布线必须是50 Ω 接地"的确切位置？

每根导线有一个 MDI 差分器由50 Ω 控制、而差分器是100 Ω 布局、这种说法是否正确？

我将0826-1X1T-43-F 与 TI 产品说明书进行了比较、
我认为它们基本相同、尽管有一个内部脉冲变压器。 这款"0826-1X1T-43-F"是否合适？
此外、是否有建议的 RJ45连接器型号列表？

dr-mag-0826-1x1t-43-f.pdf

此致、

TTD

您好、TTD：

• 如果可能、您能否告诉我、您在重新进行合规性测试时尝试写入0x00A2和0x00A3时写入了哪个寄存器？
• 是的、您回答正确。 MDI 布线的阻抗应与100欧姆差分匹配。
• 与分立式磁性元件和 RJ45设计相比、集成式磁性 RJ45连接器的性能更差。 RJ45屏蔽可能会削弱 磁隔离功能。  
• 如果可能、当您预先执行合规性测试并查看哪对导线的性能较差时、您是否只输出单通道？

——

此致、

Hillman Lin

尊敬的  Hillman Lin：

感谢您的答复。

您说：

• 如果可能、您能否告诉我、您在重新进行合规性测试时尝试写入0x00A2和0x00A3时写入了哪个寄存器？

我是否可以向您发送0x00A2 [0：15]和0x00A3 [0：15]的设置值？ 您是否需要 DP83867中设置的所有其他寄存器设置过程？

另外、您能否告诉我为0x00A2和0x00A3设置 LD_FILTER_TUNE_x_FORCE_CTRL 会如何具体地更改输出摆幅电平？
我想避免有一个困难的时间确认这与切断和尝试。

您说：

• 如果可能、当您预先执行合规性测试并查看哪对导线的性能较差时、您是否只输出单通道？

您是否打算禁用4对中的3对(A、B、C、D)、并且只启用和检查1对？
我认为、之前通过内部消息发送的合规性测试报告中每个对 A、B、C、D 的故障性能会更差。

请指出我的理解是否是误解。

此致、

TTD

您好、TTD：

如果可能、我们希望在您减小0x00A2和0x00A3时看到合规性测试的差异。 我们想看看是否取得了改进。

——

此致、

Hillman Lin

尊敬的   Hillman Lin：

感谢您的答复。

我已经尝试按如下方式更改0xA2和0xA3寄存器的值。
但是、峰值 A 与峰值 B 测试仍失败。

0x2020 ⇒LD_FILTER_TUNE_x= 0
0x2424 ⇒LD_FILTER_TUNE_x= 100
0x2828 ⇒LD_FILTER_TUNE_x= 1000
0x3030 ⇒LD_FILTER_TUNE_x= 10000 (默认值)
0x3434 ⇒LD_FILTER_TUNE_x= 10100
0x3838 ⇒LD_FILTER_TUNE_x=  11000

上述设置可以增强或削弱信号的振幅强度。
不过、峰值 A 与峰值 B 的关系不在指定值(失败)的1%范围内。

顺便说一句、我尝试更改 TXG_GAINSEL_FINE_X 的值(0xA0和0xA1)。
这也和以前一样、但仍然失败。

此致、

TTD

您好、TTD：

我与团队内部讨论。 您是否可以尝试以下 配置：

• 
• https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1367619/faq-dp83867e-1000base-t-ethernet-compliance-register-script

如果可能、您能否查看布局检查清单？ 下面是我们要查看的主要内容：

• 差分对之间的 MDI 布线长度、MDI 阻抗、MDI 间隙
• e2e.ti.com/.../5305.Industrial_5F00_PHY_5F00_Layout-Review-Checklist.xlsx

——

此致、

Hillman Lin

尊敬的  Hillman Lin：

感谢您的答复。

我将尝试您的建议配置。  

我在 MDI 问题之前和之后检查了检查清单。

１．、1G 的 长度匹配范围为50mil、10/100M 的长度匹配范围为100mil

MDI 差分信号线的失配距离为50mil 以内、但 TD_P_B/TD_M_B、TD_P_C/TD_M_C 和 TD_P_D/TD_M_D 超过了此值 .

２．单个差分对应尽可能靠近布置(最好是5-6密耳)

距离 MDI 通道的其他高速信号间隔至少为３．30mil、其他高速信号间隔至少为50mil

确保 MDI 线路附近没有未受保护的布线或信号布线

TD_P_A/TD_M_A、TD_P_D/TD_M_D 差分对和 GND 平面可能靠近

您好、TTD：

我将等待新配置的更新。

关于布局问题、我想问一下 TD_P/TD_M_B、TD_P_C/TD_M_C 和 TD_P_D/TD_M_D 之间的不匹配是什么吗？

——
谢谢！

Hillman Lin

您好、TTD：

我主要是寻找长度不匹配的问题。

——

此致、

Hillman Lin

尊敬的 Hillman Lin：

感谢您的答复。

在差分信号布线中、P 和 N 之间的布线长度差异似乎超过了建议值。

 TD_P_B/TD_M_B、TD_P_C/TD_M_C 和 TD_P_D/TD_M_D 之间的长度不匹配  

此致、

TTD

您好、TTD：

感谢您分享更新。 我将在您配置之前提供的寄存器后等待结果。

——

此致、

Hillman Lin