This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC573A-Q1:D 锁存器默认状态和输出

Guru**** 608265 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1136916/sn74lvc573a-q1-d-latch-default-state-and-output

器件型号:SN74LVC573A-Q1

尊敬的团队:

我们在其中一个项目中使用该部件(SN74LVC573AQ1)、

我们想知道锁存器输出使能引脚是否保持开路且锁存器使能引脚处于低电平、锁存器的输出状态是什么-在电源状态时(D 输入 将连接为高电平)

2.如果锁存器输出使能引 脚为低电平且锁存器使能引脚为低电平、锁存器的输出状态将是什么- 在上电状态 时(D 输入 将连接为高电平)

3.另请告知我们输出使能、锁存使能和 D 输入是否有任何默认的内部上拉或下拉电阻