This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LV574A:关于 IC 运行

Guru**** 612015 points
Other Parts Discussed in Thread: SN74LV574A, SN74LVC574A, SN74AUP2G14, SN74LVC2G14
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/971962/sn74lv574a-regarding-ic-operation

器件型号:SN74LV574A
主题中讨论的其他器件: SN74LVC574ASN74AUP2G14

大家好、团队、

我的客户对 SN74LV574A 有疑问。

数据表显示、当 OE 为 L 时、CLK 上升时输出数据、但即使 OE 和 CLK 同时从 L 上升到 H、数据是否正常工作?

OE 和 CLK 之间是否存在时间限制、例如、在 CLK 上升后 OE 必须处于 L 状态的 ns 数量?

此致、

肖特罗

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    数据表显示:

    OE 不影响触发器的内部运行。 当输出处于高阻抗状态时、可以保留旧数据或输入新数据。

    开关特性表显示了 CLK 和 OE 影响输出引脚可能需要多长时间。

    tdis 始终小于 tpd、因此当 CLK 和 OE 同时上升时、输出将在新数据可见之前被禁用。

    10与 tpd 大致相同、因此当 CLK 上升且 OE 同时下降时、旧值可能在很短的时间内可见。 (但它可能不够长、无法使输出完全切换。)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢你的答复。

    在 OE 为 L 时、CLK 启动时是否会更新显示的数据?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    当 CLK 上有一个上升沿而 OE 为低电平时、输出引脚将立即更新(在 tpd 之后)。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的支持。

    我收到客户的其他问题。 您也能回答这个问题吗?

    1. OE 和 CLK 的信号输入呈亚稳态(输出既不为高电平也不为低电平的不稳定状态)时、预计会出现哪种故障?

    2.此外、SN74LV574A 的输出是否可能或在某种情况下发生转移?

     

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    请参阅 [常见问题解答]慢速或浮点输入如何影响 CMOS 器件? 请注意、具有亚稳态电压的输入引脚可能会导致其他输入读出错误的值。

    触发器输出确实可能会转移;LV 系列非常糟糕:

    如果存在亚稳态问题、请考虑改用 SN74LVC574A。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的支持!

    我已将您的建议发送给客户。 但我们不清楚以下几点... SN74LV574A 的已发布系统出现问题  ...

    1."读取错误的值"表示输出正在振荡。 对吗?

    2.请告诉我 SN74LV574A 发生转移的条件。 (OE 或 CLK 接近阈值?)

    或者是否有任何其他时序限制?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    1、不仅输出振荡、器件的其他部分也会受到影响。 我看到了一个 SN74AUP2G14的报告、其中一个栅极的输入是悬空的、而另一个栅极的运行方式看起来像一个同相缓冲器。

    2、亚稳态仅在超出建立/保持时间时才会发生(请参阅 5V 逻辑电路中的可态响应)OE 不存在此类问题一旦 OE 达到有效电压、就会正确启用/禁用输出。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的支持。

    我有一个关于"1"的请求。

     您能找到 上述 SN74LVC2G14的报告吗? 这有助于向客户解释。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    electronics.stackexchange.com/questions/529602/logic-gates-not-working-as-expected

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我还有关于 SN74LV574A 的其他问题。 你可以告诉我你的意见吗?

    如果 OE 在极短的时间(Tdis、Ten)或更短的时间内打开和关闭、输出会发生什么情况?

    2. 如果 OE 信号既不为高电平也不为低电平、会发生什么情况?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    输出可能在短时间内变为有效状态。

    2.请参阅 [常见问题解答]慢速或浮点输入如何影响 CMOS 器件?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢你的答复。

    对于#2、您是指 当" OE 信号" 处于低电平和高电平状态时发生振荡、对吧?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的支持。

    我从客户那里得到了另外一个问题。 您能回答这些问题吗?

    1. 当 OE L 更新时、CLK 启动时是否显示数据?

    2.是否"输出可能在短时间内变为活动状态。" 是否启用平均输出?

    例如 、当 OE 为输入且输出从高电平切换到低电平时、如果 OE 的输入时间非常短、则输出在从高电平变为低电平的同时返回高电平状态、且暂时既不为高电平也不为低电平。 是否有可能输出?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您能回答上述问题吗?

    客户正在等待我们的回复。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    抱歉、在 E2E 升级期间通知丢失。

    如功能表中所示、当/OE 为低电平时、一个上升时钟边沿将数据输入复制到输出。

    2.是的。

    3.当/OE 发生变化时、输出在关闭(高阻态)和触发器的当前状态之间变化。 当触发器从高电平变为低电平时、输出可以从高电平变为低电平。 如果同时启用/禁用输出、 则可能在输出端看不到低电平或高电平状态、但从不可能输出从低电平变为高电平。