• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 528 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVCH16374A：使用带数据线的锁存器

admin
Guru**** 2511415 points
Other Parts Discussed in Thread: SN74LVCH16374A

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/882634/sn74lvch16374a-use-of-latch-with-data-lines

器件型号：SN74LVCH16374A

HII

我想使用 SN74LVCH16374A、如方框图中所示。 如果我需要控制使能引脚、或者我是否可以接地以永久启用此配置、以便我可以将相同的数据线路用于这两个目的、那么我就需要使用锁存器。

此致

  • 0
    TI__Guru**** 2511415 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    如果 OE 被永久拉低、那么触发器的 Q 输出将一直有效、并且任何其他器件都不能驱动数据总线信号。 这意味着 DSP 永远无法从外部存储器中读取、这可能不是您想要的。

    只有在数据总线空闲时、您才需要将 OE 拉低的逻辑。

  • 0
    TI__Guru**** 2511415 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    HII Clemens 先生

    感谢您的回复。 这意味着、只要我想从 LATCH 读取数据、就应该使用 GPIO 将 OE 引脚驱动为低电平、如果我想访问外部存储器、则应将其拉至高电平。

    此致

  • 0
    TI__Guru**** 2511415 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    是的；必须对这三个器件进行协调、以便最多一个器件同时驱动总线。

  • 0
    TI__Guru**** 2511415 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢、

    这适用于数字输入、 如果我想使用与数字输出相同的锁存器来多路复用数据线路、我可以将使能引脚永久置为低电平。 因为在这种情况下、我的锁存器输出 应保持这些值。 直到我更改状态。

  • 0
    TI__Guru**** 2511415 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    如果您希望 Q 输出永久有效、则可以永久下拉 OE。