This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74AUP1G07:SN74AUP1G07的输入阻抗

Guru**** 1513510 points
Other Parts Discussed in Thread: SN74AUP1G07
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/956732/sn74aup1g07-input-impedance-of-sn74aup1g07

器件型号:SN74AUP1G07


你(们)好

我计划在 SN74AUP1G07前面放置一个电容器。
用于计算截止频率的输入阻抗(RL)是多少?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    请参阅 [常见问题解答]器件引脚的阻抗是多少? 是 CMOS 器件还是双极器件?但这会为您提供最坏情况下的值;实际输入阻抗可能会高几个数量级。

    Δt Δv 输入边沿有可能会超出 μ V/μ s 限制(请参阅数据表的第7.3节)。 您可能需要一个具有施密特触发输入的器件。

    输入阻抗可能会同时到达 GND 和 VCC;为了防止输入悬空、必须使用上拉或下拉电阻器。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    输入为高阻抗、您可以将其建模为10 Mohm 电阻器。 确保您仍然满足数据表第7.3节中提供的转换率要求。