请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：SN74AUP2G00 主题中讨论的其他器件： SN74HC00、 SN74AUP2G17
我正在使用 SN74AUP2G00来建立一个低电平有效的 SR 锁存器。 如何将 SR 锁存复位设为显性状态？
我正在使用 SN74AUP2G00来建立一个低电平有效的 SR 锁存器。 如何将 SR 锁存复位设为显性状态？
您好 Pradeep、
谷歌上这个问题的第一个结果是一个相当不错的答案： https://electronics.stackexchange.com/questions/64831/given-a-gated-sr-latch-how-do-i-make-it-a-set-dominant-gated-sr-latch
我认为您也可以这样做、具体取决于您对"重置显性状态"的确切定义：
这只会在复位反馈环路中增加一点延迟、因此、如果同时将 S\和 R\置为有效、 然后同时释放、输出应该稳定在 Q = L 和 Q\= H 上。 我认为这也有可能在正确的条件下变成一个振荡器(不过我在仿真中无法实现)； 上面链接的更复杂的解决方案可能是更好的选择。
以下是上述电路的仿真：
只要缓冲器快于与非门、就应防止发生振荡。 您可以在上面看到、Q\输出尝试切换为低电平、但速度不够快、无法完全切换、输出返回高电平。 更轻的负载会在输出中产生更少的毛刺脉冲。
尊敬的 Emrys：
感谢您的快速回复。 我还看到了这个链接、但它没有我想要的东西。 我做了更多的修整、然后提出了这个电路。 每当 R\为低电平时、或门都会将 S\驱动为高电平。 这应该使它复位显性状态、对吧？ 您看到有什么问题吗？ 谢谢！
尊敬的 Emrys：
我只使用 NAND 门进行了一些进一步的简化、我想看看您是否同意。 或电路可以使用与非门构建、对吧？ 那么电路将如下所示：
通过移除冗余级联逆变器级、可以进一步简化此操作。 您是否同意此操作有效？ 如果可以、我只想使用与非门。
