This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74HC4060:SN74HC4060设计风险访问

Guru**** 2511415 points
Other Parts Discussed in Thread: SN74HC4060

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/811590/sn74hc4060-sn74hc4060-design-risk-accessment

器件型号:SN74HC4060

大家好、  

我的客户正在使用 SN74HC4060设计系统、以实现如下所示的看门狗功能。  

通常连接 R7A (1k Ω)或 R9A (1k Ω)以获得输出。

但是、在某些情况下、它们犯了一个错误、将 R7A 和 R9A 连接在一起。 然后、它会导致 RST 错误地具有高输出、即使在正常的进给操作下也是如此。 您可以按如下所示检查波形。 蓝色线是 SN74HC4060的 PIN12波形、而红色线是电源 rst 输出。  

我们发现、如果将两个电阻器连接在一起、问题可能会再现为100%。

那么、问题是、如果 R7A 和 R9A 同时连接在一起、 是否有可能对 SN74HC4060器件造成物理损坏?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    当 Q13和 Q14 kΩ 不同的值时、2k Ω 电流下的电压将为5V、这会产生2.5mA 的电流。 这非常好。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Steven、

    正如 Clemens 所说的、由于两个串联电阻器的电阻为2k Ω、即使在一个输出驱动高电平、另一个输出驱动低电平的最坏情况下、也不会有足够的电流损坏器件。 不过、CLR 引脚的缓慢转换速率是我所关心的问题。 我无法真正确定示波器屏幕截图上的时间分频是什么、因此我不确定、但它看起来真的很慢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢 Clemens 的快速响应!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢迪伦的评论、尤其是对于可疑的 CLR 行为。  

    老实说、我们确实发现 DV/DT 超出了 CLR 引脚的规格、但根据多项测试、结果表明、即使在 CLR 的同一输入下 、它也可以与输出端的单个电阻器连接良好。

    对于问题情况、当连接两个电阻器时、它可以正常工作一段时间、对于用例、可以在下图中查看、请参阅前2波 CLR 引脚获得的。  

    如果此器件可疑、则意味着所有这些电路板的客户设计都具有相同的风险。 对吗?

    非常感谢您对这方面的评论! 非常感谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Steven、

    我看不到它连接到 CLEAR 引脚的内容、但无论是否连接了两个电阻器、每个电路板都很可能具有缓慢的转换。