This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TXS0102:在 Xilinx Zynq UltraScale+和 TI DP83867 PHY 之间的 MDIO 接口上观察到 TI TXS0102器件之间存在问题

Guru**** 1088540 points
Other Parts Discussed in Thread: TXS0102
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1176755/txs0102-issue-observed-on-mdio-interface-between-xilinx-zynq-ultrascale-and-ti-dp83867-phy-with-ti-txs0102-device-in-between

器件型号:TXS0102

您好!

我们在 Xilinx Zynq UltraScale+和 TI DP83867 PHY 之间的 MDIO 接口上使用 TI TXS0102器件以及 TI TXS0102器件。

我们面临间歇性 MDIO 访问故障。 在故障情况下、TI DP83867器件驱动 MDIO 线路、比预期的时钟周期早一个。  

我们已经在 PHY 端的通过案例和故障案例中捕获了波形、并想查看 TXS0102器件是否会导致这种行为。 请告知您对此是否有一些意见。

相关实现的方框图如所附文件的幻灯片2所示。

还连接了 PHY 端的通过和失败波形。

注意:从方框图中可以看出、我们在 TXS102 MDC 输出端引入了一个100pF 电容器、以减少 MDC 波形的过冲并减少压降。  

在存在100pF 电容器的情况下、从共享波形中可以看出、我们不违反 PHY 器件 MDIO 设置/保持时序规格10ns/10ns。

但是、通过我们的测试、我们怀疑 TXS102 MDC 输出端的100pF 电容器会导致 PHY 在故障情况下将 MDIO 线路驱动一个时钟周期比预期的要早。

出于测试目的、我们通过保留 TXS0102并仅移除100pF 电容器进行了测试。 在这种情况下、MDIO 访问通过(针对 PHYID1和 PHYID2的15000次读取访问进行了测试)。 还在-50C 至+65C 的温度范围内进行了测试。

  • 如果您有一些解释、为什么在 TXS0102输出端 MDC 信号上存在100pF 电容器似乎会导致 PHY 器件在 故障情况下比预期的时间提前一个时钟周期来驱动 MDIO 线路、请告知您?

e2e.ti.com/.../MDIOinterfaceAccessIssueDebug_5F00_CaptureatPhyEnd_5F00_0.3a.pdf

注意:我们还将在下面的主题中与 TI DP83867 Expert Evan Mayhew 讨论此主题。

DP83867IR:将 TI DP83867IR phy 与 Xilinx Zynq UltraScale+ RFSOC 搭配使用时、SGMII 以太网链路不一致问题-接口论坛- TI E2E 支持论坛

此外、我还询问了 TXS0102栅极偏置设置:

SCES640I–2007年1月–2018年10月修订、数据表中第15页上的说明:

' N 沟道导通晶体管的 VGATE 栅极偏置设置为低于 低压侧 VCC 电平大约一个阈值电压(VT)。'

  • 上述陈述是否正确? 如果上述陈述正确、 则在输入端施加低压侧信号的 VCC 电平时、N 沟道导通晶体管将导通。 我不相信这是真的。
  • 在我的案例中、TXS102的 VCCA 和 VCCB 为3.3V。 栅极偏置是否设置为3.3V + VT?

我相信、当在 TXS0102输入端施加3.3V 信号时、在稳定状态下、导通晶体管将关闭。 当在 TXS0102输入端施加0V 电压时、导通晶体管将在 VGS 高于阈值的情况下导通。

  • 请确认上述理解是否正确以及 TXS0102栅极偏置设置是否正确?

谢谢
路易

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我猜、电容和电感(包括连接器的电感)非常高、以至于线路上会出现振铃、这可能会错误地触发 TXS 的边缘加速器、从而导致额外的时钟边沿。

    拆下电容器。 要消除过冲、请正确端接迹线或电缆。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、Clemens、

    我们在 PHY 端捕获了 MDC 时钟、并验证没有振铃/非单调性、且时钟干净。

    请参阅上载文件 MDIOinterfaceAccessIssueDebug_CaptureatPhyEnd_0.3a.pdf 中幻灯片6和7中的波形

    如果您知道  PHY 在故障情况下比预期的时间提前一个时钟周期来驱动 MDIO 线路的任何原因、请告诉我。

    此外、您能否回答我对 TXS0102导通晶体管栅极偏置的问题?

    谢谢

    路易

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    在阈值电压下、晶体管只能传递一个非常小的电流、该电流不足以将电压下拉至上拉电阻器。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Louis、

    除了 Clemens 的反馈之外,请参阅 使用 TXS-Type 转换器进行电压转换的指南》,并建议在电容小于70pF 的情况下尽可能减少走线。

    此致、

    Michael。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Clemens。

    您能否确认 TXS0102中 N 沟道传输晶体管的栅极偏置电压是多少?

    此致
    路易

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    它包含的电路与 LSF 转换器使用的电路相同;请参阅 LSF 应用手册

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Clemens。

    我已查看 LSF 应用手册。

     kΩ 说明中显示、LSF 栅极(使能)连接到 VREFB、该点通过200k Ω 电阻上拉至 Vref_B 电源。

    这有助于将 FET 栅极偏置设置为 Vref_A + VTH。

    对于 TXS0102器件、我将 VCCA 和 VCCB 连接到3.3V。

    • 在这种情况下、栅极偏置是否为3.3V?

    我认为 TXS1020数据表中的以下陈述、如果我考虑 VCCA 和 VCCB 在同一电压下的情况、则第15页不是完全正确的。

    ' N 沟道导通晶体管的 VGATE 栅极偏置设置为低于 低压侧 VCC 电平大约一个阈值电压(VT)。'

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Clemens。

    我已查看 LSF 应用手册。

     kΩ 说明中显示、LSF 栅极(使能)连接到 VREFB、该点通过200k Ω 电阻上拉至 Vref_B 电源。

    这有助于将 FET 栅极偏置设置为 Vref_A + VTH。

    对于 TXS0102器件、我将 VCCA 和 VCCB 连接到3.3V。

    • 在这种情况下、栅极偏置是否为3.3V?

    我认为 TXS1020数据表中的以下陈述、如果我考虑 VCCA 和 VCCB 在同一电压下的情况、则第15页不是完全正确的。

    ' N 沟道导通晶体管的 VGATE 栅极偏置设置为低于 低压侧 VCC 电平大约一个阈值电压(VT)。'

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    当两个电源相同时、栅极电压不能更高。

    对于 LSF、栅极偏置高于 Vref_A 可在 A 侧无需上拉电阻器的情况下从 B 向下转换为 A。 但是、TXS 始终具有上拉电阻器、因此较低的栅极偏置无关紧要。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    TXS0102中的导通晶体管栅极偏置电压设置是多少?

    它是 VCCA (VCCA≤VCCB)吗?

    此致
    路易

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    使用 LSF 电路时、栅极电压为 Vref_A + VTH 或 Vref_B 的最小值

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Clemens。

    我假设 TXS0102的栅极偏置设置遵循类似的概念。

    TXS0102数据表(SCES640I–2007年1月–2018年10月修订)第15页包含以下语句  

    ' N 沟道导通晶体管的 VGATE 栅极偏置设置为低于 低压侧 VCC 电平大约一个阈值电压(VT)。'

    上述陈述是否应更正为" N 沟道传输晶体管的 VGATE 栅极偏置设置  为 VCCA + VTH 或 VCCB 的最小值"?

    此致
    路易

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    TXS 用作电压转换器、因此数据表假定电源不同。