[参考译文] SN74AUC1GU04：性能比较

我希望指定的最大传播延迟包括一个大安全因子、并且该因子可能会有所不同、具体取决于测量或建模方法。 这些器件之间的实际传播延迟可能要相似得多、我不会排除无缓冲反向器速度更快。

通过比较 SCEA027 和 SCEA033中所示的典型 tpd 似乎显示了封装更大会导致更大的延迟、至少对于小负载来说是如此。 这可以通过更大的电容/电感来解释。

我们是否知道具有一个栅极反相和另一个缓冲的双异或环路会完全振荡？

单个非缓冲反向器则不需要、而三通道反向器通常会需要。  有了双异或方法,我们就在中间,不知为何地在未知的领域。 甚至谷歌也没有找到这样的设计。 (很少有组件能够组合匹配的逆变器和缓冲器。)

但对于我而言、频率很重要、因为我需要尽可能减小链中后续部分的耦合电容。

使用逆变器环振荡器创建两个快速互补"载波"信号非常困难(但可能使用两个耦合的3环)、因此异或方法具有魅力。  

名义上我会说是、但是否会存在失真、即不同的上升和下降延迟？

DS 中的最大值不会排除该问题、我非常希望最终得到占空比接近50%。

在这里、了解一些有关内部结构的知识可能会有所帮助。 皮秒已经很重要。

PS (即数百个 tghem)仅在匹配边沿以实现正确的占空比时很重要。 幸运的是、我认为绝对频率非常无关紧要。  

出于成本原因、我确实查看了标准逻辑的限制。 魔法是大胆地使用这些组件,在没有人之前,某种程度上。 考虑到模拟技术、我们可能会在下至具有非理想特性的晶体管级别。 但要克服这些限制、这是一项工程。 标准逻辑涵盖高达约 300 MHz、我认为对于一些巧妙的应用、实用的频率范围至少可以加倍。 这是我追求的东西,我确信它,但有时我不得不问好奇的问题...

回到上面我的开放式问题：是否有人(TI 的)曾费尽心思在具有双异或运算器的情况下构建环形振荡器、尤其是在 AUC 中？ 显然、不会有干净的逻辑电平需要、处理这些信号也需要线性设计技术、但非缓冲逆变器(和快速模拟开关)可让我访问仅面向 IC 设计人员提供的高级技术节点。 这就是诀窍。

我甚至考虑使用 DIY 触发器、其性能高于 AUC74、一个 DLL 以及类似的东西。 如果 TI 只知道它有利于...！

嘿、Alfred、

Unknown 说：

我出于成本原因确实查看了标准逻辑的限制。 魔法是大胆地使用这些组件,在没有人之前,某种程度上。 考虑到模拟技术、我们可能会在下至具有非理想特性的晶体管级别。 但要克服这些限制、这是一项工程。 标准逻辑涵盖高达约 300 MHz、我认为对于一些巧妙的应用、实用的频率范围至少可以加倍。 这是我想要的,我确信它,但有时我不得不问好奇的问题.../报价]

在 TI 工作了很长时间后、我认为使用这种方法会带来问题 时间 TI 仍然对器件进行了更改 保持在数据表规格范围内 无论是否有意，这通常都会导致您的设计失败。 我们经常有客户来为我们提供基于典型性能而不是角性能/数据表限制的设计、并且这些退货会被拒绝。 如果不设计具有适当限制的电路、从长远来看、贵公司可能会遭受损失。 您可以随意忽略我、但您可能要为失败承担责任。

Unknown 说：

回到前面我的未决问题：有没有人(TI)曾费尽心思在双路 EXOR 上构建环形振荡器、尤其是在 AUC 中？ 显然、不会有干净的逻辑电平需要、处理这些信号也需要线性设计技术、但非缓冲逆变器(和快速模拟开关)可让我访问仅面向 IC 设计人员提供的高级技术节点。 这就是诀窍。

他们可能有,但我没有任何记录显示这一点。

Unknown 说：

如果 TI 只知道它对什么有好处...！

我们当然可以、但我们也知道 IC 制造的极限有数十年的经验、根据我个人的经验、我可以说很多客户最终由于这些类型的设计实践而陷入了糟糕的境地。

[/quote]

嘿、Alfred、

没有犯罪意图-我经常在这里看到这一点,这就是为什么我在它这么多。 如果我们因超出 DS 规范的操作而无法接受退货、我很想看看我们的任何客户会感到沮丧。 我担任此职位大约8年了、并处理了数千次客户互动。

我还使用了超出 DS 规格的器件、但仅用于家庭项目、因为在这些项目中、我的设计很便宜、但很有风险。 我的设计还没有任何问题、但 TI 非常规避风险、即我们的数据表可能始终非常保守。