This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LSF0108-Q1:上拉电阻器和电容耦合 Ax <->Bx

Guru**** 1867270 points
Other Parts Discussed in Thread: LSF0108-Q1, LSF0108
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1258456/lsf0108-q1-pull-up-resistors-and-capacitive-coupling-ax---bx

器件型号:LSF0108-Q1
主题中讨论的其他器件: LSF0108

尊敬的专家:

我们将 LSF0108-Q1用作3V3 (上)和1V8 (WiFi IC)之间的电平转换器。 CLK 频率与50MHz 有关。
在我们的设计中(目前)使用了47k 上拉电阻器。 信号速度列表50MHz。  在我看来、这不应该起作用/不是一个稳健的设计。
但在实验练习中、我们会看到操作、我想知道为什么我们在一侧有逻辑信号。

我们的想法是、端口 B 和 A 之间的电容耦合很高、并且我们有一些电荷注入。
那么我想问、这是 B 侧(较高电压)具有逻辑高电平且 LSF0108的共源共栅晶体管关断时从 B 到 A 的电容吗?

谢谢。

马丁

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    对于 Vref_A 以下的电压、LSF 运行为模拟开关、所以当将 B 侧用作输入、而将 A 侧用作输出时、上拉电阻器没有太大的影响。 (在某些情况下、可以省略 A 侧的上拉。)

    上拉晶体管在上行转换时会影响输出信号。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Martin:

    当通过器件传播逻辑高电平时、内部 FET 进入开路状态、I/O 上升到其受电压。 所有电流都不会在通道中浮动。 如 需更多信息、另请参阅 Logic Minute 视频系列。

    此致、

    插孔  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    这是我对这个电平转换器的理解、




    我的理解是否有这种错误?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Martin:

    在正常工作期间、LSF 器件仅在截止区域和三极管区域内工作。 在截止模式期间、一个逻辑高电平被发送到输出端。 请注意、内部 FET 在此状态期间变为高阻抗、此时 I/O 处于隔离状态、并通过外部上拉电阻上拉至各自的电压。

    Cds 未在数据表中明确量化、但请注意、 Cio 是输入条件在输出端建立高阻态时 I/O 端子的电容。  

    此致、

    插孔