This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TXU0304:内部拉低电阻器

Guru**** 2507255 points
Other Parts Discussed in Thread: TXU0304

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1300721/txu0304-internal-pull-low-resister

器件型号:TXU0304

大家好、

当 SPI SLAVE_2输出悬空时、SPI SLAVE_1输出仍为低电平、  

在 TXU0304的规格中,可以看出内部弱下拉为5M Ω。

 1.我们理解的情况是否合理?

2.这个问题是否会受到电平位移 IC 的影响以及它是否为低电平?

3.对于我们的应用、是否有建议的方法可以使 SPI SLAVE_2输出悬空并使 TXU0304输出不为低电平?

感谢您的帮助并向您学习

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    OE 输入为高电平时、所有输出为有效、输出信号(高电平或低电平)。

    MISO 信号具有三种状态。 为了能够组合这两个信号、您需要在 A4Y 引脚之后插入一个三态缓冲器(即 SN74xxx1G125);它的/OE 可由 slave2的片选信号控制。