• State Resolved
  • Locked Locked
  • Replies 1 reply
  • Subscribers 0 subscribers
  • Views 139 views
  • Users 0 members are here
Options
Options
Similar topics

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TXS0102-Q1：OE 引脚拉至低电平时的电压电平

admin
Guru**** 1689980 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1325654/txs0102-q1-voltage-level-when-oe-pin-pull-low

器件型号：TXS0102-Q1

您好、专家：

如果 TXS0102QDCURQ1 OE 引脚拉至低电平、则 A1和 B1断开、此时如果 A1上的信号拉至低电平、B1将保持其电压电平、而不是跟随 A1拉至低电平、正确吗？

谢谢。

此致、

罗伊   

  • 0
    TI__Guru**** 1689980 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嘿、Roy、

    是的-您的理解是正确的。 由于 OE 被下拉至 GND 且为0V、因此器件被禁用、此时 所有输出都将处于高阻抗状态。  

    此致、

    插孔