This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TXS0102:OE 引脚设置

Guru**** 1123240 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1333058/txs0102-oe-pin-settings

器件型号:TXS0102

尊敬的 E2E 团队:

我使用 TXS0102DCTR、TXS0108EPWR 电压电平转换器完成了一项设计。 IC 的电源建议的更多信息。
我们是否需要 在 VCCA 和 VCCB 上电或断电之前禁用(进入高阻抗状态)输出 OE 引脚?是否必须遵循?
到目前为止、在我的设计中、我使用10k 将 OE 引脚上拉至 VCCA、这是否是正确的连接?如果我们在上电/断电期间不禁用 OE、是否存在任何问题?

/cfs-file/__key/communityserver-discussions-components-files/151/pastedimage1709716611537v1.png

原理图设计:
/cfs-file/__key/communityserver-discussions-components-files/151/pastedimage1709716769850v2.png

同样地、 SN74LVC244APW 逻辑 IC OE 也应通过一个上拉电阻连接至 VCC、以确保在上电或断电期间处于高阻抗状态?
我们是否必须默认直接接地?


此致、
苏吉特

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    如果您不关心 I/O 在上电期间的状态、则可以始终将 OE 拉为高电平。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Sujith:

    除了 Clemens 的反馈之外、我看不到原理图中存在任何直接问题。  

    对于 SN74LVC244APW 逻辑 IC OE 应当通过上拉电阻器连接到 VCC,以确保上电或断电期间的高阻抗状态?

    是的、正确。 这个器件为/OE 使能、所以将/OE 引脚偏置为高电平将确保高阻态。  

    此致、

    插孔  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jack、

    感谢确认

    您能否确认下面的原理图、如果我们保持 VCCA=VCCB= 3.3V 或1.8V、该电路是否工作?
    我在设计中保留了一个选项。 SOME,而我将使用 VCCA 和 VCCB 在相同的潜力? 转换器是否会用作从 VCC_3V3_MAIN 到 VCC_3V3_MAIN 的导通栅极?

    /cfs-file/__key/communityserver-discussions-components-files/151/pastedimage1709826409406v2.png

    此致、
    苏吉特

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    允许两个相等的电源。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    还可以