This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS7A8300:LDO 接通前输出电压泄漏

Guru**** 651100 points
Other Parts Discussed in Thread: TPS7A8300, TPS7A85, TPS7A84
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1074280/tps7a8300-voltage-leak-at-output-before-ldo-is-on

部件号:TPS7A8300
“线程”中讨论的其它部件: ABSTPS7A85TPS7A84

您好 TI 团队,

我对 TPS7A8300有疑问

我们有上述的电源轨。

首先,1.5V 是降压转换器的输出,然后在模拟1.2V 之前启用了模拟0.9V,并且 FPGA 在模拟1.2V 启用之前泄漏了电压。

因此,我们的打开和关闭波形如下所示。 模拟1.2V 有一些泄漏,但不超过0.9V。

我的问题是:

这种泄漏是否会在可操作性和可靠性方面对模拟1.2V LDO 产生任何影响?

由于设计限制,我们不想添加额外的负载开关或更改 LDO。

此致

Naim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,Naim,

    只要 LDO 输出处的泄漏感应电压不超过 LDO 的1.5V 输入,这就不是问题。 这方面的潜在问题可能是输出端的 EOS (即超过 ABS 最大额定值)或输出上升到输入端以上并导致反向电流,但这两种情况中的任何一种似乎都没有发生。 这样的输出电压较小,不会影响可靠性。

    此致,

    尼克  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢你 Nick。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好 Nick,  

    我还有其他问题。

    我们目前的选择是 TPS7A8300RGRR。

    但是,由于某些额外要求,我们正在考虑使用以下其他与封装兼容的设备。

    TPS7A8300ARGRR

    TPS7A8500RGRR

    TPS7A8400ARGRR

    我认为这些设备也兼容相同的泄漏情况。 我是对的吗?

    此致

    Naim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Naim 您好,

             是的,由于没有违反 ABS 最高额定值,TPS7A84和 TPS7A85不会 因上述泄漏情况而出现任何可靠性问题。 这些器件中设计了有源输出放电电路,因此您可能会看到接地电流增加了几 mA。 谢谢!

    此致,

    斯里坎特  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    TQ 斯里坎特!