This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1086668/tlv702-q1-tlv70233-internal-pull-down-resistance-of-out-pin
各位专家：
我的客户使用 TLV70233-Q1将5V 传输到3.3V，EN 引脚由 GPIO 控制，默认下拉列表。 当 EN 为低时，输出引脚从3.3V 向下拉至2.6V。 支持需求是：
1.您能否提供有关此案例的一些调试方法？
2.您能帮您检查输出引脚的内部下拉电阻是多少？
感谢您的回复，并期待您的回复。
此致，
贾斯珀
您好贾斯珀，
您能否提供一个示意图，显示如何按照负载电流，输入和输出电流上限值连接设备？ 此外，您能否为我提供一份范围图，其中显示了 VIN，VEN，VOUT 和 IOUT？ 谢谢！
斯里坎特
斯里坎特，你好，
我的客户确信压降是由其他 IC 电流回流造成的。 我们的 LDO 输出电压降至2.6，而其他制造商的 LDO 降至0.7V。 因此，我的客户希望知道输出引脚的内部下拉电阻的差异是否会导致压降差。
因此，您可以帮助提供输出引脚的内部下拉电阻。 谢谢。
TLV702-Q1器件在输出引脚处没有有效的放电/下拉电阻。
谢谢。 我会与客户核实。
