[参考译文] TPS546D24：UVLO和VDD5操作说明

Ella Kim 

(1)我的客户正在考虑使用内部VDD5输出到外部电路- FET上拉电压。 尽管数据表提到不推荐，但我认为客户可以使用它，因为FET栅极上拉不会消耗大量电流。 上拉电阻为100k，因此~50uA (=5V/100k)。 如果您对此有疑问，请告知。[/QUOT]

如数据表中所述，建议不要将VDD5输出用于为外部电路供电， 但是，100kΩ Ω 电阻器的外部负载不会对LDO造成负面影响，尽管由于低压侧FET的开启和开关电容器的启动充电导致高电流脉冲，VDD5输出上会产生明显的切换频率交流噪声。  他们可能需要考虑VDD5引脚和外部负载之间的10μs Ω 或更高的R-C滤波器。

(2) VDD5是否始终开启，无论EN/UVLO/VULO是否达到引脚级别[报价/VULO]？

是的，VDD5已启用并"打开"，与EN/UVLO引脚电平无关。  VDD5将在Avin达到其UVLO级别之前开始上升，Avin通常在1V至2V之间。

(3)它与UVLO的关系不大。  Avin的UVLO为2.5V，则一旦Avin > 2.5V，内部5V稳压器将开始打开。 但VDD5输出4.7V，输出端为130mV。 Avin 2.5V如何打开内部5V稳压器？[/QUOT]

当由Avin内部供电时，VDD5稳压器对 低压降线性稳压器(LDO)的跟踪会与正常情况下略低于Avin。  VDD5的4.7V规格是在Avin = 12V的"标准"测试条件下，但通常良好，低至Avin = 5V左右。  如表所示，130mV跌落规格为Avin = 4.5V (VDD5 = 4.37V) ，在较低Avin电压下，VDD5将与Avin一起跟踪。  在Avin = 2.5V时，VDD5将约为2.5V，因为VDD5负载电流将显著低于指定的降速为25mA。

注意： 当VDD5由Avin内部供电时，切换将不会启用，直到Avin足够高，使VDD5高于其3.9V UVLO级别。

(4)对于UVLO级别和VDD5操作，TPS546D24和TPS546C24将显示相同的操作。 您可以确认吗？[/QUOT]

是的。  TPS546D24和TPS546x24A具有相同的PVIN，Avin和VDD5 UVLO功能。

[/quote]

[/quote][/quote]

[/quote][/quote][/quote]