This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LM5060:电源管理论坛

Guru**** 2507255 points
Other Parts Discussed in Thread: LM5060

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1123335/lm5060-power-management-forum

器件型号:LM5060

我们的项目适用于热插拔应用。 我们对该项目的期望是它能够以50A 的电流运行。

>您对 FET 设计有什么建议吗?
-在我们的测试(25A-12V)期间、我们发现 FET 变得非常热(100+ C)。
-即使 FET 是并联的、为何会变得如此热?


>您是否有用于测试 LM5060的高电流设计建议?

>您是否有热插拔应用的参考设计建议?

>我们的 Rsense 电阻值不在我们预期的范围内。 这样做的原因可能是什么? 影响 Rsense 电阻器值的参数可能是什么?

>对于我们的热插拔(适用于外部 N 沟道 MOSFET 的电荷泵栅极驱动器)应用、您是否推荐其他产品?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ali Gonca、

    欢迎使用 e2e!

    让我在明天返回给大家详细答复。 同时,您能不能帮助我了解 您在应用中需要的主要特性,如过压保护、欠压锁定、  浪涌电流控制、输出短路保护、过流限制?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我计划为一些系统提供 FET 输出端的电压。
    出于安全考虑、我将使用上述设计作为安全开关。
    在我要馈送的系统中、我将增大到50A。
    我希望在更高的电流下、它的热量会减少。
    ​​Q5-Q1之间的 FET 电压测量值分别为48.2mV-36.5mV-30.9mV-29.4mV-28.4mV

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ali Gonca、

    有5个并联 FET、每个 FET 的 RDS (on)= 6.1mohms。 对于25A 总负载电流、流入每个 FET 的电流将= 25/5=5A。 每个 FET 的功率损耗为5A*5A*6.1mohms = 152mW,这不是很高。 产生 FET 温度的可能原因是、

    1. 由于某种原因、FET 的栅极-源极电压较低、迫使 FET 在饱和区域(高电阻区域)中运行。 但是、看看压降测量结果、看起来不是这样的。 您还可以通过测量 FET 的栅极- GND 电压来确认这一点。  栅极电压 应约为24V。
    2.  FET 的布局不合适。 采用适当的 FET 布局(FET 漏极连接到铜平面)时、FET 中的温升应最小。650mm2 铜平面的 FET RQJA 为41 C/W、对应于仅6.2C 的温升。 您能否共享 电路板布局以供查看?

               

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    测得的栅极电压为24.1V。 因此、我认为这不会导致问题。


  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ali Gonca、

    感谢您分享布局。 流入 FET 漏极的电流看起来来自 PCB 的底层。下面是一些改进布局的技巧、

    1. 必须增加 FET 漏极的铜平面以降低 FET RQJA。 对于给定的功率损耗、铜面积越小、FET RQJA 越高、FET 的温升越高。  
    2. 可以增加 FET 漏极铜平面上的过孔数量、以便为负载电流提供低阻抗路径。 通常、经验法则是具有1个通孔(10mil 环形)、电 流为1A。  

    还必须 了解的 是、FET RDS (on)随 FET 结温的升高而增大。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    消除过孔;

    -我可以用一根厚电缆连接2个平面。
    此电路是一个用于测试的电路。
    我们打算使用的 PCB 将是4层。
    -如果您认为问题是由 FET 引起的;我会处理平面尺寸和过孔问题。
    -这是否是电流感应计算不同的原因?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ali Gonca、

    对于电流感应计算、我建议您使用以下链接中提供的设计计算器。 您可以填写设计计算器并与我们分享以供审核。

    LM5060设计计算器(修订版 c) LM5060设计计算器(修订版 C)