[参考译文] LM74502Q1EVM：在截止模式下 OV 期间和之后的 OV 行为

admin

Other Parts Discussed in Thread: LM74502-Q1, LM74502, LM74502H-Q1, LM74502H, LM74502Q1EVM

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1132582/lm74502q1evm-ov-behavior-during-and-after-ov-in-cutoff-mode

器件型号：LM74502Q1EVM
主题中讨论的其他器件：LM74502-Q1、 LM74502、 LM74502H-Q1、 LM74502H、

大家好、团队、

我们将尝试评估 LM74502-Q1作为过压保护。通过在 Q1 EVM 上测试 OV 截止行为、我们可以看到以下行为。它看起来不是预期行为、到目前为止、调试不能提供任何有关根本原因的线索。

OV 阈值设置为36V
从高于36V 的正常运行状态转变为预期状态、输出关闭
将 Vin 减小到36V 以下会提供我们在示波器屏幕截图中看到的行为
将 Vin 进一步降至28V 以下、行为再次如预期那样、输出开启

到目前为止、在没有浪涌电流控制的情况下进行了测试、并且最初的行为还可以。现在、观察到这种行为后、仅为浪涌电流控制添加 RC 即可解决"问题"。

附加了一些示波器图。

20220906_172210.jpg、其中黄色= VIN、蓝色= Vout、紫色= VGate

MicrosoftTeams-image (8).png、MicrosoftTeams-image (9).png 是与映像(8)相同的测试、但重点关注状态1至3。

黄色= VIN、蓝色= Vout、紫色= VGate、绿色= 5V 电路板电源

1 =初始状态

2=激活 OV 保护的脉冲2b

3=未定义状态、Vout 在4V 左右、Vgate 在奇怪的电压下

4=产品恢复到初始状态、可能是因为 Vin 刚好低于阈值、但恢复时间很长。

您能不能帮助我们了解这种现象：

确保我们确定好的根本原因
建议的纠正措施是正确的
建议的纠正措施是明确定义的

此致、

维克托

1 年多前

0 admin 1 年多前

TI__Guru**** 651100 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Viktor、

让我研究一下这个问题、并在明天返回我的评论。

0 admin 1 年多前

TI__Guru**** 651100 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Viktor、

请查看我的以下评论、

客户观察到的行为肯定不是 LM74502-Q1的预期行为。
当客户在 EVM 上进行测试时、我假设 J4的跳线设置为1-2。请确认。
客户是否曾尝试用 EVM 上的新 IC 替换 IC，并检查该行为是否可重复？这是为了确保电路板上的 IC 没有损坏。
使能信号是否由外部电源驱动？它是否稳定？您能否在 OV 测试期间共享 EN 信号的波形？
您是否检查过 VCAP 引脚电压？ VCAP-VVS 上的电压必须大于 V_{(VCAP UVLO)}上升阈值。请在 OV 测试期间共享 VCI-VVS 电压。客户是否更换了 EVM 上的电荷泵电容器？如果是，它被更改为什么值？
在输出端施加的负载的性质是什么？有无负载时的行为是否相同？

0 admin 1 年多前

TI__Guru**** 651100 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Parveen 和 Viktor、您好、

我是客户，请在我回答您的问题后找到这里：

2 J4为1-2、用于管理来自输入的 OV

3我们在演示板的2个位置复制了相同的演示板。第二个位置用作参考、因为组件已更改、我们会看到相同的行为。

4使能信号在2.16V 时保持稳定、当使能信号连接到 VIN 时、我们具有相同的行为。当我们处于故障状态时、EN 信号和 OV 信号会产生一些干扰、但干扰会与 Vgate 换向同步。我将向您发送该图。

启动时

在问题发生期间

黄色= VIN、蓝色= Vout、紫色= OV、绿色= EN

5 VCAP-Vs 是好的。我们尝试增加电荷泵电容器、但看不到真正的改进。

黄色= VIN、蓝色= Vout、紫色= VGate、绿色= VCap

VCAP - Vs = 40.6 - 29 = 11.6V

6在没有负载的情况下、问题是滤波电容器和直流/直流作为负载

其他信息：

－该缺陷可能在高温下消失，并在低温下恢复。

-实现的 MOSFET 为 SiR120DP

此致、

Stephane

0 admin 1 年多前

TI__Guru**** 651100 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Praveen、

我全天调查、尝试找出一些根本原因。我开始理解一些要点，但都不清楚。

1) 1)我仅通过移除一个 MOS 来进行过压保护测试。

=>我们有改进、但缺陷始终出现、但主要是在低温下。此外、Vout 上的稳压电压介于10V 和20V 之间、而不是4V。

2) 2)我通过将 LM74502组件替换为 H 版本但 Rgate 为4欧姆来进行测试。

=>功能确实得到了改进、但我们始终有一些很长的开始时间、但它在嘈杂的时段后开始。问题始终出现在低温下。

3) 3)我在问题期间测量直流/直流、我们看到 Vout 处于高电平以启动产品、但即使我们有软启动、它似乎还没有准备好将所有电流输送到负载。

黄色= VIN、蓝色= Vout、紫色= VGate、绿色= 6V 直流/直流输出

问题位于电荷泵容量、MOSFET、负载消耗和温度之间。我不明白为什么在50毫秒内输出电压不可用？

等待您的反馈。

有关零件正常曲线时的信息：

黄色= VIN、蓝色= Vout、紫色= VGate、绿色= 6V 直流/直流输出

此致、

0 admin 1 年多前

TI__Guru**** 651100 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Stephane、

感谢您分享其他信息。让我回顾一下、并在今天结束之前返回给您。

0 admin 1 年多前

TI__Guru**** 651100 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Stephane、

根据您共享的波形、当问题发生时(输入电压低于 OV 阈值、但栅极振荡且无法斜升)、

EN/UVLO 上的电压稳定且大于 V_{(EN_UVLOR)}
电荷泵电压(V_(VCAP)–V_(VS) )> V_{(VCAP UVLO)}
OV 引脚上的电压稳定且< V_(OVF)
VS 引脚上的电压大于 V_{(VS_POR)}

考虑到以上所有要点、我看不到 LM74502-Q1栅极不应出现的原因。

最可能的原因可能是 FET 损坏、其栅极引脚正在灌入电流。这就是为什么在从2个背靠背 FET 中移除1个 FET 时看到了改进的原因。是否可以尝试用另一个 make 替换 FET，并检查是否再次出现此问题？

0 admin 1 年多前

TI__Guru**** 651100 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Praveen、

我们得到同样的结论、并且我已经更改了 MOSFET。要保持在200%的水平、我只需使用非常接近评估板上的基准定义的 SIR186LDP-T1-RE3来更改 MOSFET。

我使用 LM74502H-Q1组件。

1) 1)在连接 J3和移除 C3的情况下单独在评估板上进行测试。

黄色= VIN、蓝色= Vout、紫色= VGate

我不明白 VGS 和 VS 为何升高、换向时间为何约为500 µs μ s？

2) 2)在连接到我们的应用板的评估板上进行测试

黄色= VIN、蓝色= Vout、紫色= VGate

我们看到相同的响应、但换向时间为3.5ms。负载是电容器和直流/直流。

3) 3)测试禁用直流/直流以避免恢复时的功耗

黄色= VIN、蓝色= Vout、紫色= VGate

我们看到相同的响应、但换向时间为4.5ms。负载仅是电容器。

为什么我们在1ms 内有20V 的阶跃？

4) 4)尝试将评估板直接连接到电源、例如测试1、但将我们的应用板连接到输出端。

输入 TVS 保护二极管断开连接。

这是我第一次有一个良好的换向边缘、但遗憾的是、组件 LM74502H 已损坏。

OV 保护永远不会出现、因为 OV 引脚= Vin 引脚= 25V！！ LM74502H 组件每天都会出现3次此故障。

黄色= VIN、蓝色= Vout、紫色= VGate

有些东西不起作用，但我真的不明白什么？

我有越来越多的压力要找到解决方案。

此致、

斯特法内

0 admin 1 年多前

TI__Guru**** 651100 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Stephane、

在共享的波形中、输入电压似乎大于 LM74502-Q1 IC 的绝对最大额定值和 FET VDS 额定值。 Vin 上的这种电压尖峰会损坏 LM74502-Q1和 FET。因此、我建议您执行以下操作、

采用全新的 EVM (确保 LM74502-Q1和 FET 不会损坏)
1. EVM 上的默认 FET 额定电压可能为30V。因此、将其更改为额定电压为60V 或80V 的 FET
确保输入端的 TVS 被组装(以确保 IC 和 FET 不会因输入端的瞬变而受损)
使用简单的电源和输出端的电阻负载开始测试。
1. 测试启动和 OV 功能(确保 OCV 阈值小于 TVS 击穿阈值)
如果通过上述步骤、则使用您的实际负载/系统设置开始测试

如上所述、分步操作将帮助我们隔离问题。

0 admin 1 年多前

TI__Guru**** 651100 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Praveen：

我们使用新的 LM74502Q1 EVM 执行其他测量。

我们在进行有限更改的情况下逐步进行测量、并确定了根本原因。

设置如下：

使用 PSIL199/LM74502Q1 EVM 而不进行更改
无输出负载(EVM LED 和电容器除外)
电源定义：
- 32.8V 电源(正常使用)
- 32.8V + 6.5V = 39.3V (输出电压保护激活电平)

我们在新的评估板上测试折页设置、并证明我们的问题与 MOSFET 内部生物特性直接相关、

DMNNH6012SPSQ MOSFET、它们是安装在 EVM 中的基准。
而不是 Q3和 Q4
SIR186LDP MOSFET 、而不是 Q3和 Q4
返回初始状态、并使用我们的 UDA 负载。

LM74502Q1 EVM 测量不变(MOS 参考：DMNH6012SPSQ)

过压后 DMN6012恢复(LM74502Q1EVM_DMNH_Recovery.png)

LM74502Q1 EVM 测量随更改(MOS 参考：SIR120DP)

过压后 SIR120DP 恢复(LM74502Q1EVM_SIR120DP_Recovery.png & png)

结论：在 LM74502中、SIR12DP MOSFET 存在问题、但在恢复期间(过压后)仍存在问题。采用这些 MOS 的 LM74502Q1的速度不如 EVM 设计快(行为与我们在第一个评估设计中的行为相同)。恢复正常状态需要80ms。栅极不稳定。

LM74502Q1 EVM 测量随更改(MOS 参考：SIR186LDP)

过压后 SIR186LDP 恢复(LM74502Q1EVM_SIR186LDP_Recovery.png)
结论：SIR120DP 的行为相同、但恢复时间大约为182ms

MOS 数据表上的主要差异在于寄生电容、我们在 TI 和内部建议之后研究米勒效应。

我们确定了 CRSS (栅极源极电容器)是不同的：

因此、我们在第一个 MOSFET 的漏极和栅极之间使用100pF 电容器进行测试、并解决我们的问题。

我们如何解决这个问题？：

因此、我们在第一个 MOSFET 的漏极和栅极之间使用100pF 电容器进行测试、并解决我们的问题。

没有带达林栅极电容器的漏极栅极电容器

我们还在每个 MOSFET 上仅测试100欧姆的 Rgate、该 Rgate 应尽可能靠近 MOSFET 引脚

问题理解：

TI 的分析：经过更多的研究，我可以在东芝的应用手册中找到有关这种行为的明确解释。总之、根本原因是由于 FET 和电路特性、并联 FET 的栅极(尤其是在高 gm 时)之间会出现振荡。在我们的电路中、在小信号分析中、背对背 MOSFET 可视为并联 MOSFET。当多个 FET 并联时会发生此问题、因此、只有背靠背连接时才会看到此问题、而当电路中只有一个 FET 时则不会看到此问题。如您所想、解决该问题的一种解决方案是在 FET 栅极漏极上添加额外电容。

要进一步了解此问题和其他可能的解决方案、请参阅上述应用手册‘3.2部分。并联 MOSFET 的寄生振荡’ 和‘3.3。补充说明’。您还可以在第4.2节中看到仿真结果。并联 MOSFET 之间的寄生振荡。

在我们的一侧、为了避免栅极 MOSFET 上的振荡、漏极和栅极之间的电容器不是 EMC 的正确解决方案、因此我们使用栅极电阻器。

结论：

问题是高电压下的高功率 MOSFET 与评估板上的不良栅极布局相关联。这种关联会产生由米勒效应引起的振荡。该原理图相当于并联 MOS、并有详尽的文档。

我们在每个 MOS 上添加了一个100欧姆的栅极电阻器，并且尽可能靠近 MOS 的栅极引脚，无论温度、MOS 和负载如何，一切都正常。

如何通过计算证明 Rgate 值是避免振荡的好值来对齐和证明？我们正在搜索答案、

0 admin 1 年多前

TI__Guru**** 651100 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Stephane、

感谢您对问题和解决方案进行总结。正如您在应用手册中看到的、振荡的原因是 FET 的寄生效应以及 Colpitts 振荡器的路径电感。与每个 MOSFET 的栅极串联的电阻将有助于抑制振荡。我们看到客户使用的栅极电阻值通常在2Ω Ω 10Ω Ω 范围内。应用手册还演示了栅极电阻为2Ω Ω 时的结果。电阻值越高、振荡的阻尼就越高。因此、100Ω Ω 的值应该足够好。计算此值可能很困难、因为它需要估算所有寄生元件。

电源管理（参考译文帖）

电源管理（参考译文帖）(Read Only)

[参考译文] LM74502Q1EVM：在截止模式下 OV 期间和之后的 OV 行为

我们如何解决这个问题？：

问题理解：

结论：

电源管理（参考译文帖）

电源管理（参考译文帖）(Read Only)

[参考译文] LM74502Q1EVM：在截止模式下 OV 期间和之后的 OV 行为

我们如何解决这个问题？ ：

问题理解：

结论：

我们如何解决这个问题？：