[参考译文] PTD08D210W：关于 PWM 输入引脚

admin

Other Parts Discussed in Thread: UCD9248, PTD08D210W

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：PTD08D210W
主题中讨论的其他器件：UCD9248、

尊敬的 TI 团队

我们的客户成套使用 UCD9248和 PTD08D210W。
我对 PTD08D210W PWM 信号的输入引脚(安装了 UCD7240的模块)有疑问。

1.当 PTD08D210W (UCD7240) PWM-A (PWM-B)引脚的 PWM 信号输入变为0V 时、最好能识别输出 A (输出 B)变为0V、即使输入电压为0V 或更高。是吗？

2.如果 PWM-A 和 PWM-B 引脚悬空、或者 PWM-A 和 PWM-B 低电平状态产生瞬时噪声、PWM-A 和 PWM-B 引脚是否为低电平？。
(我认为 PWM_A 和 PWM_B 的输入引脚上有一个内部下拉电阻、所以我提出了这个问题。)

此致、
是的、奥特伊

0 admin over 3 years ago

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

由于这些问题似乎更多地出现在模块中的 UCD7240上、我通知了一些可能能够帮助您解决有关该器件的问题的人员。

0 admin over 3 years ago

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Y.Ottey、

对于#1、如果 PWM-A (或 PWM-B)引脚为低电平、则高侧 FET 为关断、低侧 FET 为导通(当 SRE 为高电平时)或关断(当 SRE 为低电平时)>在这两种情况下、如果其他源没有泄漏、则输出应为低电平、输出已由负载放电。

对于#2、PWM 引脚有50k 内部上拉至3.3V、50k 内部下拉至 GND。因此、如果这些引脚悬空、则应保持~1.65V、并且高侧和低侧 FET 都应关闭。

此致、

Weidong

电源管理（参考译文帖）(Read Only)