[参考译文] TL2844B：Isense 电压和 VOUT

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/978679/tl2844b-isense-voltage-and-vout

器件型号：TL2844B

我正在支持客户在其设计之一中使用 TL2844BD-8。

我的理解是、如果 ISENSE 引脚的电压高于1V、则会使比较器跳闸、输出级将变为高电平= VCC。如果 VCC = 24V、则输出将在那里。

ISENSE 引脚的绝对最大值为6.3V。我的理解是、只要 ISENSE 电压高于1V 并且低于该限值、输出就会很高。

但我的客户正在考虑 ISENSE 可以看到24V 的应用。
该电压是否足以损坏内部电路？
(流经 ESD 二极管钳位或比较器 MOSFET 击穿的电流)

他们询问 ISENSE 上是否施加了24V 电压、输出是否仍为 VCC？但我不认为我们可以给出答案、因为这违反了 DS 中的绝对最大值...

不过，如果有任何建议，将不胜感激。

此致、

Darren

4 年多前

0 admin 4 年多前

TI__Guru**** 2507255 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Darren、

感谢您通过 E2E 进行连接。我们在这里的同一页上...峰值电流模式控制会限制逐周期基准上的输出电流、这样、如果电流感应阈值几乎无法达到、占空比就会开始折返。测得的电流感测信号越超过最大阈值、占空比越低、这种闭环行为自然会限制电流感测引脚上的电压。如果电流感测信号过大(如您所述)、控制器会将其解释为短路、输出为零而不是 VCC (如果我们讨论的是 MOSFET 的栅极驱动输出)。

否-请勿对电流感测引脚施加24V 电压。这远远超出了数据表中给出的限值、会损坏 IC。

此致、

Steve M

0 admin 4 年多前

TI__Guru**** 2507255 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Steve、

只需确认... DS page 13陈述：
将 ISENSE 上的电压升高到1V 以上或将 COMP 端子拉至低于电压两个二极管压降高于接地值的电压。任一种方法都会导致 PWM 比较器的输出为高电平(请参阅方框图)。

方框图显示了两个 N 沟道晶体管的输出。基极由一个信号和一个反向信号控制、所以一次只导通一个基极。
为了获得"高"输出、底部晶体管基极将看到"0V"=关闭、上部晶体管基极将看到一些正电压。这将有效地使输出变为高电平。

您提到了"低电平"、因此我不确定我们是否也在谈论同样的事情...？

除此之外、ISENSE 引脚上的24V 电压=不良。明白了。

谢谢、

Darren

0 admin 4 年多前

TI__Guru**** 2507255 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Darren、

当我们讨论"输出"时、让我们在同一页上讨论传递到外部 MOSFET VGS 的 PWM 信号。您最初描述的问题是 ISENSE 变为高电平并保持高电平。在具有负反馈的闭环系统中、如果电流过高、控制器会降低占空比以进行补偿。如果电流过高(短路)、输出必须变为零("低")、以防止 MOSFET 切换至短路。与电压误差放大器类似-如果输出电压过高、则 VFB 会增大、COMP 会减小、从而减少占空比以保持输出稳定。如果输出电压过高、您不希望输出变为高电平？此外、如果检测到的电流过高、您不希望输出变为高电平？所有 PWM 都以这种方式运行。您将 COMP 拉低或 ISENSE 拉高、输出强制拉低(无 PWM 输出)、这就是闭环电源转换器调节和保护 OVP 和 OCP 的方式。

此致、

Steve M

电源管理（参考译文帖）

电源管理（参考译文帖）(Read Only)

[参考译文] TL2844B：Isense 电压和 VOUT