• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 140 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS65910：关于启动时间

admin
Guru**** 2511415 points
Other Parts Discussed in Thread: AM3352

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/995754/tps65910-about-start-up-time

器件型号：TPS65910
主题中讨论的其他器件：AM3352

您好、E2E、

在我们的系统上、从 PwrHold 的输入到 VIO 的上升需要6.3ms 的时间。

我假设原因是 AM3352的 PMIC_PWR_EN 输出早于 TPS65910AA1RSLR 的 VPMIC_VRTC 的上升时间。

tdsON1实际延长的原因是什么？
此外、是否存在任何操作问题？

此致、
ACGUY

  • 0
    TI__Guru**** 2511415 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    对于 TPS65910AA1RLSR、使用  介绍特定 NVM 设置的用户指南 www.ti.com/.../swcu093、VIO 位于上电序列的第四个插槽中、插槽之间的 TSLOT_LENGTH = 2ms、从而产生预期的6ms 延迟(插槽1->2、2->3、3->4)。 因此、这似乎是非常正常的情况。  

  • 0
    TI__Guru**** 2511415 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Kevin：

    感谢你的答复。
    我可以再问一次吗？
    如果在 PMIC 启动序列中的 VRTC 启动之前 PWRHOLD 输入为高电平、是否存在任何有关运行的问题？

    此致、
    ACGUY

  • 0
    TI__Guru**** 2511415 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、 ACGUY、

      根据 Kevin 共享链接中的用户指南、  PWRHOLD 应来自处理器 GPO 信号"PMIC_PWR_EN"、这意味着处理器控制输出； 在 VRTC 启动后应为高电平。

     我不知道如何连接 PWRHOLD 引脚、但对于 PMIC 本身、可以 在 VRTC 启动之前将其驱动为逻辑高电平。  

    谢谢！

    Phil