This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CSD17312Q5:MOSFET 和热管理

Guru**** 1131400 points
Other Parts Discussed in Thread: CSD17312Q5, CSD17577Q5A
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1002435/csd17312q5-mosfet-and-thermal-management

器件型号:CSD17312Q5
主题中讨论的其他器件: CSD17577Q5A

大家好、  

请帮助我向我们的客户阐明 CSD17312Q5的 MOSFET 和热管理。

我在下面发布了我们客户的完整查询、以了解更多详细信息:

我正在使用德州仪器(TI)的 MOSFET (型号 CSD17312Q5)作为低侧开关来打开和关闭珀耳帖单元。 电池的功耗很高(24V 时为10A)、但该 MOSFET 应能够根据数据表进行处理。 我一定要注意加热问题。 这是我第一次使用具有如此大电流的 MOSFET (我是初学者、我仅出于教育目的使用 MOSFET、打开和关闭某些 LED)、 我想问一些有关 MOSFET 热管理的问题。 在选择此 T.E. MOSFET 模型之前、我查看了许多其他类似 MOSFET 的数据表;几乎所有 MOSFET 通常都有一些有关正确散热的指示。 inch²、cm²更好地散热、他们建议将 MOSFET 安装在1 μ m (6.45 μ m)、2oz 的上。 (厚度0.071mm)铜过渡垫片上测得的典型值”。

详细而言、始终是连接到漏极的引脚连接到此大型铜焊盘、而不是连接到源极的引脚。
只有在少数情况下、我才看到一些特殊的 MOSFET、其中 MOSFET 主体上方有一个小型金属部件连接到源极、 可以在其上方安装一个小型铝散热器、以便冷却源极(以及漏极)。
我想问两个问题:


1) 1)“1 inch²、2盎司 “铜焊盘”必须暴露在外(就像正常的焊盘一样),还是可以用焊层覆盖? 我提出这一问题是因为我相信阻焊层限制了热处理、尽管不像电导率那么高。


2) 2)不幸的是、我无法使用2盎司铜的 FR4 PCB:我被迫使用仅1盎司铜的 FR4 PCB。 但是、这是一个双层 FR4、因此我可以使用两个面来分散热量、这也是因为底部面仍处于空气中。 在我看到的所有 MOSFET 中(除了我上面提到的特殊 MOSFET)、总是由漏极的引脚负责散热; 使用双面 FR4 PCB 的两面最好将两面连接到漏极引脚、还是可以将顶部面板连接到漏极引脚、将底部面板连接到源极引脚? 将源极引脚连接到铜焊盘以冷却它是否有用、或者它是否无用?

提前感谢您的支持。  

此致、

Jonathan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jonathan、

    感谢您向客户推广 TI FET。 在下面、您可以找到一些有用的链接、这些链接指向 MOSFET 支持与培训页面上提供的有关各种 TI FET 封装的热阻抗和功率耗散能力的技术信息。 还有一个负载开关 FET 选择工具、可计算 FET 中的功率耗散、从而允许客户针对其应用比较多达3个不同的器件。

    1 inch²、2盎司 铜焊盘是 TI 和许多其他 FET 供应商用于测量和指定热阻抗的标准。 这不是一项要求、大多数客户由于空间限制而不使用如此大的焊盘。 从5x6mm SON 封装中去除热量的主要途径是通过 FET 漏极所在器件底部的大型散热焊盘、然后进入 PCB。 FET 的源极使用引线键合(Q5A 封装)或铜夹(Q5和 Q5B)连接到引脚。 铜夹可更大限度地减小寄生电感和电阻、并提供更好的散热路径、通过源极引脚进入 PCB。 建议最大限度地增加漏极和源极引脚上的覆铜面积、以消除器件中的热量。 此外、散热过孔可用于提供一条路径、以便将热量传播到 PCB 内层和背面。

    我在各种 PCB 布局中都看到了用阻焊层暴露和覆盖的铜。 我相信使用这两种方法时、PCB 与环境的热阻抗没有很大差异。 通常、这取决于客户的设计规则。 CSD17312Q5具有低导通电阻(VGS =4.5V 时的典型值为1.4m Ω)、可轻松导通10A 电流。 Id = 10A、VGS = 5V 且 TJ = 75C 时的导通损耗估算值仅为335mW。 该封装在多层 PCB 上具有良好的布局、最大功耗为3W。 在相同尺寸的封装中有许多较低成本的选项、这将增加传导损耗、但仍处于可接受的限制范围内。 例如、在5x6mm SON 封装中、CSD17577Q5A 将以低得多的成本耗散大约720mW。 该 FET 还采用更小的3.3x3.3mm SON 封装。

    https://e2e.ti.com/blogs_/b/powerhouse/posts/understanding-mosfet-data-sheets-part-6-thermal-impedance

    https://e2e.ti.com/blogs_/b/powerhouse/archive/2019/10/29/selecting-the-right-power-mosfet-power-block-package-for-your-application

    https://www.ti.com/tool/LOAD-SWITCH-FET-LOSS-CALC

    此致、

    John Wallace

    TI FET 应用