This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1158076/ucc28782-stray-capacitance
大家好、TI 团队、
请告诉我可以为每个端子连接(耦合)的杂散电容。 我们要知道的引脚如下。
1)与
2) RDM
3) RTZ
此致
Tetsu
您好、Tetsu-san、
如上所述、我将联系 IC 的系统设计人员了解详细信息、并返回给您。
谢谢你
此致、
Harish
很抱歉耽误你的答复。 我咨询了团队、我们没有任何杂散电容数字。 我曾与专家进行过接触、他们建议尽可能减小这些节点的网状和焊盘面积、并使其他网和 GND 远离它们、以最大限度地减小杂散电容。 这样做将有助于最大限度地减小耦合到这些引脚(RDM/RTZ)的噪声电流、并限制通过这些引脚拾取的 dv/dt、否则可能会对运行造成干扰。 接下来、Vs 引脚上的电容引起的电势延迟会影响 ZCD 时序检测。 因此、建议不要在此引脚上使用任何电容。
