This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS544B20:原理图验证

Guru**** 1123240 points
Other Parts Discussed in Thread: TPS544B20, PMP10555, PMP20080, TPS544C20
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/958288/tps544b20-schematics-verification

器件型号:TPS544B20
主题中讨论的其他器件: PMP10555PMP20080TPS544C20

我们使用 TPS544B20作为处理器内核电源(0.9V @ 10A)的稳压器。 原理图是通过 TI Webench 在线工具引用的。 遵循所有布局指南。 可使用 TPS544B20的 CNTL 引脚启用稳压器进行定序。 我们在上电时遇到的问题是稳压器未开启。 我们正在调试该问题、并希望 TI 专家查看原理图并指出观察结果。 CNTL 用于启用稳压器、该稳压器连接到3.3V、10K 作为上拉电阻器、首先连接到 TPS544B20。  

请查看原理图并告知我们您的观察结果。

-Naveen

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你(们)好、Naveen

      您能否探测 BP3和 BP6以检查内部 LDO 在上电时是否出现?

    BP3引脚需要一个靠近引脚的100nF 最小电容。 我看到2.2uF -您能确认它靠近 IC 吗?

    您能否检查靠近 IC 的 CNTL 引脚上的电压以确认器件已启用?

    此问题是在一个电路板上还是在所有电路板上发生?

    您可以向我们发送的示波器截图越多、调试就越简单。

    此致、

    Gerold

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Gerold、

    感谢您的回复。

    我们检查了 BP3和 BP6上的电压、分别为3.2V 和6.2V。 CNTL 引脚上的电压为3.3V。 我们在 VDD_0V9的输出端探测了任何初始电压累积、然后下降、我们没有看到输入电源开启的任何活动。 根据数据表、TSNS 连接到 AGND 以禁用外部温度感测。

    原理图、组件和所有电压均符合预期、但器件仍未导通。 我们需要开始使用此器件进行生产、并需要有关此器件的支持。 我们正在圣何塞办公室中启动该板。 任何当地的 FAE (在 CA 地区)支持都将不胜感激。

    谢谢、

    Naveen

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     

    查看设计、我看不到任何会阻止器件启动的东西。

    对于内部 D-CAP2斜坡和所选470nH 电感器的组合、600uF 的输出电容较高、这可能会产生较低的穿越频率和较小的相位裕度、但这不应妨碍启动。

    如上图所示、AGND 和 PGND 不应在外部连接、AGND 和 PGND 之间的唯一连接应通过 AGND 到 AGNDNS 连接、将它们外部连接可能会产生接地环路、从而干扰电流感应的精度。  这可能会触发 OC 故障和闭锁故障响应、但在故障发生之前、开关节点上会有一些活动。

    IOUT_OC_FAULT_RESPONSE (命令代码47h)的默认 PMBus 设置用于关断和闭锁、因此、如果器件检测到过流情况、则可能会在不重新启动的情况下触发关断。  您可以检查 SMBALERT 引脚(引脚6)的状态、如果 TPS544B20检测到故障、它会将 ALERT 引脚置为低电平。

    如果警报被拉至低电平、您可以在命令代码79h 中读取 STATUS_WORD 以确定检测到了什么故障。

    如果 ALERT 为高电平并且 BP3和 BP6都在调节、那么我要检查的下一件事是确保 CNTRL 引脚正确连接。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    James、

    感谢您的回复。  

    使用 Aardvark I2C 适配器、我们确实读取了 TPS544B20寄存器。 您是否建议我们将电容降低至 300uF 或400uF? 随附布局快照供您参考、其中我们在单个点以开尔文连接了 AGND 和 GND。 按照数据表中的规定、遵循了布局指南。  

    我们回读 IOUT_OC_FAULT_RESPONSE 寄存器、RS[2:0]读出000、这意味着器件未启动。

     STATUS_WORD 寄存器被读回、较高字节返回0x80、较低字节返回0x43。 这表示发生了输出电压故障。

    当 STATUS_VOUT 寄存 器被读回时、返回0x10、表示 VOUT UV 故障、即输出欠压故障。

    我们需要确定导致此欠压故障的原因。

    1.您是否发现稳压器输出端的电容值有任何问题? 这是否会导致电压缓慢下降和上升、并且控制器会看到这种情况并标记欠压故障?

    2.连接到 BOOT 引脚的电阻器和电容器的值是否正确且正常?

    我们是否需要将缓冲电路从 BOOT 连接到 GND? 参考设计没有这些 RC 组件。

    命令 读回值
    0x1. 0x00
    0x2. 0x16
    0x3. 0xFF
    0x10 0x00
    0x15 0xFF
    0x16 0xFF
    0x19 0xB0
    0x20 0x17
    0x35 0x11 0xF0 (低字节高字节)
    0x36 0x10 0xF0
    0x39 0x00 0xE0
    0x46 0x34 0xf8
    0x47 0x07 0xD4
    0x4A 0x28 0xf8
    0x4F 0x96 0x00
    0x51 0x7D 0x00
    0x61 0x2B 0xE0
    0x78 0x43
    0x79 0x43 0x80
    0x7A 0x10
    0x7B 0x00
    0x7D 0x00
    0x7E 0x82
    0x80 0x00
    0x8B 0x01 0x00
    0x8C 0x00 0xE0
    0x8E 0xD8 0x07
    0x98 0x11
    0xD0 0x00 0x00
    0xD4 0x00 0x00
    0xD5 0x1E 0x00
    0xD6 0xE2 0xFF
    0xD7 0x00
    0xD8 0x00
    0xE5 0x04 0x00
    0xE7 0x00 0x01
    0xFC 0x43 0x01

    谢谢、

    Naveen

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     

    布局指南中的第三个要点说明、AGND 到 AGNDNS 的连接应该是从 AGND 到 GND 的唯一连接。

    AGNDNS 引脚必须以开尔文连接到 AGND 引脚、并通过低噪声、低阻抗路径确保精确的电流监控。 必须在内层或底层进行此连接。 它不应分割散热片铜面积。 该连接用作该器件 AGND 和 GND 之间的唯一连接。

    由于我们没有看到过流问题、因此我怀疑这是问题的根本原因、但如果在将此设计投入生产之前可以更新布局、则应移除顶层连接。

    1.您是否发现稳压器输出端的电容值有任何问题? 这是否会导致电压缓慢下降和上升、并且控制器会看到这种情况并标记欠压故障?

    [PJM]可能是环路未正确稳定、输出在上电期间响应不正确、从而导致下冲条件并触发 UV 关断。  如果是这种情况、我们应该能够在第一次上电时看到这一点。  输出电压应上升至接近预期的输出电压、通常稍微过冲、然后随着 COMP 积分器调节 D-CAP2基准电压以保持目标输出电压、下降至稳定电压。

    如果环路稳定性不正确、输出电压可能会降至目标值以下并触发欠压保护。  当将一个大电阻器与 Ccomp 串联以使用更大的输出电容器来提高增益并增加相位裕度时、这种情况更为常见。

    2.连接到 BOOT 引脚的电阻器和电容器的值是否正确且正常?

    [PJM] 2欧姆和100nF (0.1uF)是开关到启动值的常见值、因此它们应该很好。

    我们是否需要将缓冲电路从 BOOT 连接到 GND? 参考设计没有这些 RC 组件。

    [PJM]缓冲电路从开关到 GND 不从 GND 引导到 GND。  可能没有必要、但它们会抑制来自输入电容器的寄生电感和开关节点的寄生电容的谐振振铃、这会导致 SW 网络在高侧 FET 导通时振铃。

     

    您提供的布局片段未显示 VOUTS+和 VOUTS-(遥感输入)如何连接到0.9V 输出 VDDSENSE 和 VSSSENSE、这是在6x 100uF 陶瓷电容器附近本地连接还是在电路板上的其他位置远程连接?

    处理器的输入端是否有更多的输出电容器?

    如果有额外的输出电容器、尤其是存在一些额外的寄生路由电感时、额外的 L-C 滤波器产生的相位滞后会影响环路稳定性。  同样、如果是这种情况、我们应该在启动期间的输出电压中看到它。

    最后一个潜在原因。  TPS544B20在前128个开关周期内以有限的低侧 FET 导通时间运行、如果在无负载条件下启动、则转换器可以在少于128个开关脉冲的情况下启动、然后完成软启动、同时仍在有限的低侧 FET 导通时间下运行。  这使得转换器等待输出电压在软启动结束时衰减。  当软启动完成后处于非开关状态时、处理器尝试启动等突然负载会触发 UVP、因为环路无法响应突然的负载增加。  从启动期间的输出电压中也可以看出这一点。



    您能否将输出电压连接到监测 VOUT 和 FB 引脚的示波器?

    我建议使用单触发器和500us /分频水平分辨率将 VOUT 上升至450mV 时的触发器设置为3ms 软启动占用大部分时间刻度。  调整 VOUT 和 FB 以使用 中线下方相同的接地基准2分段。  将 VOUT 和 FB 设置为200mV/分段垂直分辨率、以便我们可以看到发生了什么情况。


    如果我们看到 VOUT 上升到大约0.9V、FB 上升到0.6V、然后关闭、 我们希望在 VOUT 上以800mV 的电压以 50us /除法分辨率触发第二幅图像、以便我们可以更清楚地了解 TPS544B20从软启动转换到调节时在软启动边缘发生的情况。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Peter、

    我们将调查并向您提供更新。

    在感测线路上、两条感测线路(VOUTS+和 VOUTS-)连接到我们的处理器 VDDSENSE 和 VSSSENSE 引脚。 从处理器到稳压器感测引脚的线路被布线为差分线路、周围有防护接地。

    我们的处理器在处理器 VDD 引脚附近有额外的去耦电容器。 VDD 和 GND 之间连接了25个0.1uF 电容器和10个4.7uF 电容器。

    谢谢、

    Naveen

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Peter、

    以下是其他一些观察结果:
    稳压器的引脚1上的 CNTL 为3.3V。
    2.引脚13 AGNDNS 和38 AGND 在第6层中以开尔文连接、如所附图像所示。
    需要指出的一点是、PGND 连接到原理图中的 AGND (不应这样做)。 这是否会影响环路稳定性并导致稳压器不导通?
    在 PMP10555参考设计原理图中、第1页提到了"AGND 和 GND 在内部连接"的文本。 数据表中不存在此声明。 这些是内部短路吗?
    我们使用的 TDK SPM6530T-R47M170电感器具有470nH、Isat - 20.3A、DCR 4.2m Ω、希望该稳压器能够满足我们10A 输出的要求。
    6.开关频率设置为750kHz,这是否会在启动过程中造成任何问题?
    7.在对硅器件进行直流电阻测量时、从 VDD_CORE 到接地的电阻为8欧姆。 该低电阻是否会在启动期间导致任何问题?

     谢谢、
    Naveen

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    稳压器的引脚1上的 CNTL 为3.3V。

    [PJM]是的、我之前看到过这一点。  CNTL 上的3.3V 应该足以启用此部件。


    2.引脚13 AGNDNS 和38 AGND 在第6层中以开尔文连接、如所附图像所示。

    [PJM]是的、这是连接 AGND 和 AGNDNS 的正确方法。


    需要指出的一点是、PGND 连接到原理图中的 AGND (不应这样做)。 这是否会影响环路稳定性并导致稳压器不导通?

    [PJM]此外部接地连接可以创建接地环路。  这通常不会导致环路稳定性问题、导致启动失败、但由于 AGNDNS 和 AGND 之间的电流、可能导致遥测测量不准确。  如果这导致了问题、我希望 TPS544B20报告过流故障而不是欠压故障。

    在软启动过程中会禁用 UVF、但一旦软启动完成、就会启用 UVF。  为了使 TPS544B20报告欠压故障、需要完成3ms 软启动。  我们需要知道在这3ms 内发生了什么、以帮助调试问题的根本原因。


    PMP10555 参考设计原理图中、第1页提到了"AGND 和 GND 在内部连接"的文本。 数据表中不存在此声明。 这些是内部短路吗?

    [PJM] AGNDNS 内部短接至 GND、AGND 和 GND 之间没有内部连接 TPS544B20需要在 AGND 和 AGNDNS 之间进行外部连接、并且 AGNDNS 和 GND 之间的内部短路应是 AGND 和 GND/PGND 之间的唯一连接。


    我们使用的 TDK SPM6530T-R47M170电感器具有470nH、Isat - 20.3A、DCR 4.2m Ω、希望该稳压器能够满足我们10A 输出的要求。

    [PJM]该电感器应足以满足10A 负载要求、并且应能够与内部斜坡配合使用。


    6.开关频率设置为750kHz,这是否会在启动过程中造成任何问题?

    [PJM]我不认为750kHz 开关频率是启动问题的根本原因。


    7.在对硅器件进行直流电阻测量时、从 VDD_CORE 到接地的电阻为8欧姆。 该低电阻是否会在启动期间导致任何问题?

    [PJM]不、我认为从 VDD_CORE 到 GND 的8 Ω 负载电阻不是问题、TPS544B20可以轻松地支持0.9V 输出上8 Ω 负载产生的112mA 负载电流。

     

    您之前提到过、反馈感应来自您处理器上的 VDDSENSE 和 VSSSENSE?  VDDSENSE 和 VSSSENSE 如何连接到处理器内部的电源路径 VDD 和 VSS?  感测线路是否会因 R-C 或 L-C 滤波而增加额外的延迟?  如果可能、我们可以通过在电源路径输出(VDD_0V9)和反馈感应之间添加电容器来抵消该相位滞后并提高稳定性 (TPS544B20 IC 和 R285之间的 VOUTS+、以便高频调节基于正向电源路径、但低频直流精度路径基于 VDDSENSE 引脚的遥感。

    使用50 Ω 串联电阻器、从 VDD_0V9到 VOUTS+的100nF 电容器将在本地电源路径感应和处理器的远程反馈之间产生大约32kHz 的穿越频率、从而帮助稳定环路、防止来自远程感应路径的任何相位滞后。

    或者、如果由于某种原因远程感测输出可能未激活或未连接、则在 VDD_0V9和 VOUTS+之间添加一个200 Ω 电阻器以提供闭合反馈环路会很有帮助。  当反馈包括外部组件时、例如处理器片上电压的内部感应或通过连接器进行远程感应、我通常建议客户设计具有较高电阻的本地反馈路径、以防止可能出现开路反馈路径、 这可能会强制在输出端出现过压情况。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Peter、

    感谢您的详细答复。

    在来自处理器的 VDDSENSE 信号上、芯片上的内核电源被接入焊盘、并被命名为 VDDSENSE 和 VSSSENSE (接地)。 这是连接到稳压器的 VOUTs _P/M 的线路、并作为差分信号进行路由。 我们将尝试您关于使用电阻器将 VDD_0V9连接到 VOUTS+的建议。

    谢谢、
    Naveen

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     

    感谢您的确认。  我怀疑 VDDSENSE / VSSSENSE 可能是硬接线片上电压感测线路、但在做出假设之前最好进行确认。

    我假设您在安装处理器的情况下运行该测试、对吧?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Peter、

    我已确认感测线路通过芯片电压进行硬接线。 我正在测试安装了处理器的稳压器。

    -Naveen

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Peter、

    我们根据您的说明探测输出和 FB 引脚、并附加屏幕快照。 看起来电压上升到600mV、然后下降。 黄色为 VOUT、蓝色为 FB。

     请检查问题可能出在哪。

    谢谢、

    Naveen

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     

    在每分段200mV 的电压下、FB 电压(蓝色通道2)在3ms 软启动时间内几乎不会超过400mV。  第一个1.5ms 看起来遵循正确的轨迹、有很长的关断时间、然后以较低的偏移重新开始脉冲、然后在软启动完成时、FB 电压过低、它将触发 UV_FAULT。

    这看起来可能会达到电流限制、而该电流限制会限制输出电容器充电。

    启动期间似乎还有很多"阶梯"、这表明在提供能量的电感器和在感应输出电压上反映该能量的输出电压之间存在太大的滞后、因此我们在启动期间会"突发"。  尝试从6x 100uF 输出电容器组的本地输出添加一个47nF 电容器到 C532的 VOUTS_P 引脚、以便电感器上的能量立即反射到 VOUTS_P 上、而不必传播到处理器及其感应线路、这可能很有用。 然后返回到 TPS544B20。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Peter、

    我们尝试了多个实验来缩小问题的范围。

    我们将您建议的值为47nF 的电容器从 VDD_0V9连接到 VOUTS_P、输出没有变化。
    我们断开了输出负载(处理器)、并将 VDD_0V9直接连接到 VOUTS_P (通过49E9电阻器)、并将 VDD_0V9电容器的 GND 侧连接到 VOUTS_N 我们仍然看到前面的示波器屏幕截图中显示的上升和下降情况相同。 稳压器侧似乎存在一些问题。
    选择的电感器是否会导致任何问题? 这是 Webench 工具根据我们的要求建议的完全相同的器件(SPM6530T-R47M170)。 来自 TDK IHLP2525CZEBR47M01的电感器出现在 TI PMP20080参考板中。
    输出100uF (6 nos)电容为三星的 CL31A107MQHNNNE、具有与 TI PMP20080参考板中使用的 GRM32ER60J107ME20L 相同的特性。
    5.我们在清除故障后尝试使用 I2C/PMBus 启用稳压器,但这再次是故障恢复,不会启动。
    6.稳压器的制造批次是否有问题?

    请提供任何指示。

    谢谢、
    Naveen

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     

    这里有两个因素让我感到关切,即启动时的情况不正确。

    1) 1)启动期间输出电压的"楼梯外壳"较重。  当向输出端提供过多能量、输出电压过冲目标、并且转换器在输出电压衰减回基准时停止开关时、就会发生这种情况。

    2) 2) 1.5ms 软启动时间后输出电压的斜升速率变化。

    让我们来看看以下内容:

    1) 1) SW 节点是否突发(几组导通时间间隔约100ns)或输出电压是否以单个导通时间脉冲跳跃?

    要检查这一点、请在 SW 节点的上升沿以5us /除法时间标度触发、以查看是否看到一组脉冲或仅1个脉冲、然后是较长的关断时间?

    通过测量每个脉冲的导通时间、我们还可以确认编程的开关频率。

    2) 2)启动期间 VIN 上存在多少纹波?

    TPS544B20使用从 VDD 到 SW 的压降来限制导通期间的开关电流。  如果 VIN 在导通期间下降并且 VDD 未对其进行跟踪、则可能会过早触发关断。

    3) 3) COMP 到 AGND 是否存在泄漏?

    TPS544B20使用跨导放大器。  如果由于电路板污染而导致 COMP 网络中的电流泄漏、COMP 引脚中的直流电流将在 FB 引脚上产生输入失调电压、这可能会在启动时产生 UV 故障。

    4) 4)电感器是否真的是470nH?

    每个开关周期提供的能量取决于电感器、如果不是470nH、这可能会影响电感器

    5)是上拉至 BP3的 MODE 引脚(39)。

    MODE 引脚设置环路、如果 MODE 引脚被拉至接地、则内部斜坡不会添加到反馈中、环路会使低 ESR 输出电容器不稳定。  这可能会导致器件开始突发。

    6) 6)切断 AGND 岛和 GND 之间的布线也是值得的、以确保我们不会看到连接 GND 和 AGND 引起的接地环路问题。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。


    Peter、

    我们在执行几次付款后、能够从稳压器获得正确的输出、并且进行了少量修改。

    AGND 和 GND 之间的单点连接被切断。 感应线路连接到稳压器电容器而不是处理器的输出(通过10E 电阻器)。 这是有效的组合。 但是、需要检查连接到处理器的感应线路为何无法按预期工作。 感应线的总布线长度约为80mm。 处理器 VDD 和 VSS 与重新调整器 VOUTS_P 和 VOUTS_N 之间的导通性已正确连接。

    这条长路由是否会产生任何延迟、导致稳压器内部逻辑根据延迟的感测电压关闭输出? 这是否与软启动时间有关? 这是否与连接到 COMP 引脚的电容器相关? 目前为2.2nF、而数据表中建议的值为10nF。 请提供任何指示。

    谢谢、
    Naveen

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     

    尽管通过电源路径的传输线路延迟可能很短、但感测线路的布线长度并不重要。  处理过程中的寄生迹线电感和重旁路电容会增加电感器的能量传输与感测输出端能量反射之间的延迟。  这就是我尝试通过将47nF 电容器从电感器输出端子的输出电压连接到 IC 上感测到的 VOUTS_P 来补偿的结果。  该电容器与 R285的50欧姆阻抗耦合、本应通过在电感器处对输出电压进行电容反馈而不产生相位延迟来消除电源路径中的任何延迟、而直流调节则通过片上感应由电阻返回路径维持。

    我们可以测量电感器到片上感应延迟的史前过程。

    1)将示波器设置为在开关节点(SW)的上升沿触发、并在 SW 和 R285 VDDSENSE 侧处理器的片上电压测量输出端使用探头。  我们需要示波器的分辨率相当高、才能获得良好的测量结果。  从50ns 开始。

    测量从 SW 节点的上升沿到输出电压纹波谷底的时间。  这是电源路径延迟。  TPS544B20的 COT 电路仅在每个导通时间后强制最小关闭时间为90ns。  如果感测到的输出电压在该时间内未上升、TPS544B20将发送另一个能量脉冲、从而可能对输出电压过度充电。  如果延迟过长、47nF x 50欧姆电阻可能不足以克服电源路径延迟。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     

    您是否有幸测量从电感器切换到片上感应线路的延迟?

    如果我们知道延迟是多少、我们可以调整 TPS544C20输出的本地电容耦合以及片上感应的电阻反馈感应的大小、以便我们能够保持精度、直流调节 但是、在我们知道我们要处理的电源路径延迟量之前、我们只是猜测我们需要多少电容反馈。