[参考译文] TLV62090：输出压降

你好、Shin、

我将研究您的请求。  

您是否尝试调节反馈电阻器。 有时、根据所使用的电阻器类型、会有更多的损耗。 这可能是最简单的方法。

应用的最大负载是多少？

请您分享布局吗？ 布局不当也会导致更多损耗。

此致、

Febin

您好、Febin、

感谢你的答复。

你好、Shin、

我想就这一问题作出更多的澄清。

-您是否观察到即使在较低负载(如2A)下也会出现较低的输出电压(0.94V)？ 还是仅在3A 时观察到这种情况？

-原理图看起来不错、连接 PG 后、我看不到 Vout 调节中的任何问题。 您能否在 PG 引脚上尝试使用500k 上拉电阻器而不是20k？ 请检查您是否有更好的调节。

您能否提供完整的应用原理图？  1.0V_A_PG 连接到哪里？ 看起来不像 PG 直接连接到 Vout。

-您是指什么类型的 PG 电路？ 它通常是从 PG 到第二个器件的直接连接。 我不理解您的要求。

此致、

Febin

您好、Febin、

答案：

   它与负载电流无关。

    2.在 PG 引脚上使用100k 上拉电阻时、PG 信号无法正常工作。

    3. FPGA 和 MAC 器件接收 PG 信号以检查1.0V 电源状态。 由于这些器件使用3.3V 电源、因此我将3.3V 上拉电阻连接到 PG 引脚。

    4.当 VOUT 和 PG 的电压电平不同时、请检查电路设计是否正确。

我确认、当连接到 PG 引脚的第二个器件的引脚状态不稳定时、VOUT 下降。

我无法弄清 PG 引脚为何会影响 VOUT 电平。 请解释在何种情况下可能出现症状。

此致、

JH

你好、Shin、

请您分享完整的原理图和布局吗？

我想您将 PG 信号连接到同一器件的 Vout、这可能会导致错误。 请分享同一器件的 PG 和 Vout 的测量图。

此致、

Febin

您好、Febin、

能否通过电子邮件(jh.shin@arrow.com)共享完整的原理图和布局？

PG 引脚是一个开漏输出、唯一的建议是"上拉电阻器不能连接到任何高于器件输入电压的电压"。

我无法理解问题的原因是未连接到器件的 PG 信号和 VOUT。

请详细解释。

非常感谢、此致、

JH