主题中讨论的其他器件:TINA-TI、
工具/软件:WEBENCH设计工具
您好!
在实验室测量中、我们会看到导通期间出现奇怪的电压下降。 我们没有在仿真中进行捕获。 请帮您了解一下。 e2e.ti.com/.../WEBENCH_5F00_DESIGN_5F00_6012820_5F00_25_5F00_V3.XML
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
工具/软件:WEBENCH设计工具
您好!
在实验室测量中、我们会看到导通期间出现奇怪的电压下降。 我们没有在仿真中进行捕获。 请帮您了解一下。 e2e.ti.com/.../WEBENCH_5F00_DESIGN_5F00_6012820_5F00_25_5F00_V3.XML
大家好、Tanvee、
原理图和仿真设置位于我的第一篇文章中随附的.xml 文件中。 在两个图之间进行了分层。
WEBENCH_design_6012820_25_V3.XML
中最后一张黄色和蓝色图片是实验室测量值。 黄色表示 Vout、蓝色表示 SW 节点。 施加 EN 引脚后、我们会看到 SW 节点开始切换、Vout 快速斜升、但随后又下降并再次缓慢斜升。 在仿真中未观察到这一点。
您好、Heng、
我理解您在这里的担忧。 但您必须以 PDF 格式而不是 XML 文件格式提供原理图、并提供用于 PCB 上测量的 BOM 和组件。 我将使用类似的 BOM 运行仿真、如果它的仿真干扰大于尝试修改仿真模型。 请提供您使用的 BOM 和用于测量的组件。 它将帮助我们更好地理解它。
如果是机密信息、请告诉我。 我们可以通过邮件进行讨论。
此致、
Tanvee
大家好、Tanvee、
给你
U3、U4、U5 = GRM32ER60J107ME20L
R1、R2、L1、C1、R3、 R4是 XAL4020-102MEB (功率电感器)的等效 SPICE 模式
Rfbt 100k = RN73R1JTTD1003B50
Rfbb 200k = RN73R1JTTD2003B50
Cboot 100N = C1005X7R104KPTS-E
Rcomp 4.64k = ERJ3EKF4641V
Ccomp 4.7nF = GRM1885C1H472JA01D
Ccomp2 82pF = GRM1555C1H820JA01D
CSS 3.3nF = GRM188R71E333KA36
RT 165k = ERJ3EKF1653V
U2、U6 = T520D477M006ATE030
L2 5.6uH = XAL5050-562MEC
Dorian、您好!
感谢您的帮助。 我在我们的 PCB 设计上进行了测量。 我在上一篇文章中分享了原理图和 BOM。 请在此处复制、以方便您使用。
给你
U3、U4、U5 = GRM32ER60J107ME20L
R1、R2、L1、C1、R3、 R4是 XAL4020-102MEB (功率电感器)的等效 SPICE 模式
Rfbt 100k = RN73R1JTTD1003B50
Rfbb 200k = RN73R1JTTD2003B50
Cboot 100N = C1005X7R104KPTS-E
Rcomp 4.64k = ERJ3EKF4641V
Ccomp 4.7nF = GRM1885C1H472JA01D
Ccomp2 82pF = GRM1555C1H820JA01D
CSS 3.3nF = GRM188R71E333KA36
RT 165k = ERJ3EKF1653V
U2、U6 = T520D477M006ATE030
L2 5.6uH = XAL5050-562MEC
您好!
我与设计人员保持一致、我们需要了解一些背景信息。
当 EN 变为高电平时、Vout 实际上是否为0v? TPS54418上没有预偏置启动、因此如果 VFB 在启动时高于基准电压、LS FET 将首先导通并将输出放电至接地。
您使用什么负载? 如果您使用的是电子负载、如果它检测到任何残余电压、则会产生电流负载。 我建议您使用一个电阻器尝试相同的测试。
此外、测量 SW 节点的位置以及示波器探针上的接地环路的长度? 示波器探针接地环路中的寄生电感会影响测量结果、使其看起来像宽偏移。 SW 上的负偏移似乎很高、因此这可能是测量的一个问题。
是循环 EN、还是这是一次性事件?
非常感谢!
此致、
Dorian
Dorian、您好!
正如我在上一个主题中发布的那样。 Vout 开始时为零。 然后 FET 导通并在短时间内斜升 Vout、但在某种程度上占空比似乎会降低、从而导致 Vout 骤降。 这是 https://e2e.ti.com/cfs-file/__key/communityserver-discussions-components-files/196/1V2_5F00_ENET-Rise-No-Load.png 的链接
我们已隔离了用于开启测试的所有板载或电子负载。 因此、我们非常确定负载在这里不是问题。
是的。 您可能正好处于 SW 节点探测阶段、但并不理想。 我们将尝试改进环路并重新测量。 但这不能解释输出电压下降的原因。
它是一次性 EN。 不回收。
BTW、您是否尝试过不同的 SS 时间。 在这里、我们非常确信 SS 时间更短、但在启动期间未观察到 Vout 骤降。 请帮助确认此感谢。
此致、
恒川
您好、Heng、
我问的是电子负载、因为它在连续电流中使用时不代表实际负载行为、因为无论什么情况下、它都将尝试达到目标负载(1A)。 这意味着在启动时强制通过低侧 MOSFET 背二极管的电流更大、并可以解释这种下降。
我在 EVM 上尝试了最小值:1ms 和最大值:10ms 建议值、但无法重现您的问题。
也可能影响启动的一个潜在客户、我们尚未了解这一点、即布局。 您会与我们分享您的布局吗?
非常感谢!
此致、
Dorian