主题中讨论的其他器件: UCD3138、 UCD3138064、 UCD3138128、 UCD3138128A、 UCD3138064A、 、
您好!
我将使用器件 UCD3138ARGC 64引脚器件。
加电时、我发现 PMBus_CTRL 引脚波形如下图所示、它首先上升为 V33D、然后看起来被下拉、然后上升至3.3V。 该引脚通过10k 电阻上拉至3.3V。
您能不能?解释一下这种情况,以及其他 UCD 产品是否有这种现象? 谢谢。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
我将使用器件 UCD3138ARGC 64引脚器件。
加电时、我发现 PMBus_CTRL 引脚波形如下图所示、它首先上升为 V33D、然后看起来被下拉、然后上升至3.3V。 该引脚通过10k 电阻上拉至3.3V。
您能不能?解释一下这种情况,以及其他 UCD 产品是否有这种现象? 谢谢。
您好!
在电源电压斜升期间、GPIO 上的一个小块/峰值不是异常/意外的。
如果您的电源电压压压摆率在以下手册中的建议范围内、则峰值将会很小。
https://www.ti.com/lit/pdf/slua779
此致、
是的。 在 VCC 斜升期间、UCD3138A 将下拉(非高阻抗) GPIO。
让我尝试解决不同 UCD 器件中的整个 GPIO 状态:
在以下3种条件下、数字 GPIO 的行为是不同的:A) VCC < 0.7、 B) 0.7V < VCC <2.9V (斜升)、 C) VCC > 2.9V。
UCD3138系列产品的所有产品成员中的数字 GPIO 在条件 A (VCC < 0.7)和条件 C (VCC > 2.9V 下的作用相同、在数据表中也称为"复位后")
在所有 UCD3138产品中的含义:
在条件 A (VCC < 0.7)下、如果从外部连接到引脚、则标准数字 GPIO 引脚(不包括开漏引脚)将从更高的电压灌入电流。
这是因为用于防止静电放电的 ESD 二极管连接到 VCC。
在条件 C (VCC > 2.9V)下、标准数字 GPIO 引脚(不包括 DPWM)将配置为输入并具有高阻抗。
在条件 B 期间(VCC 在0.7V 至2.9V 之间斜升):
UCD3138和 UCD3138064中的数字 GPIO 为高阻抗。
UCD3138A64、UCD3138128、UCD3138A、UCD3138064A、UCD3138A64A、 UCD3138128A 被拉至低电平。完成上述操作后,我们将讨论 DPWM 输出、开漏 GPIO 和模拟输入的区别:
DPWM 输出在条件 C (VCC >2.9)下配置为输出低电平。
在条件 A (VCC < 0.7)下、开漏 GPIO 不会灌入任何电流。 因为它们的 ESD 结构不同(ESD 二极管仅接地)。
模拟输入也受到 ESD 二极管的保护。 因此、在条件 A (VCC < 0.7)下、它们可能不是高阻抗并且可能灌入电流。
具体来说、PMBus_CTRL 是一个开漏 I/O:
条件 |
UCD3138和 UCD3138064 |
UCD3138A64、UCD3138128、UCD3138A、UCD3138064A、UCD3138A64A、 UCD3138128A |
VCC < 0.7 |
高阻抗 |
高阻抗 |
0.7 < VCC < 2.9V |
高阻抗 |
拉至低电平 |
VCC > 2.9V |
高阻抗 |
高阻抗 |
这说明了为什么 PMBus_CTRL 在 VCC 斜坡开始(VCC < 0.7V)时被10K 电阻器拉高、然后在斜坡的中间部分被 UCD3138ARGC (0.7 < VCC<2.9V)拉低、 然后、UCD3138ARGC 将再次运行、该引脚被10K 电阻器上拉(VCC > 2.9V)。
希望这在 GPIO 主题中会有一定的顺序。
如果您需要进一步澄清、请告诉我。
此致、