• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 79 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS2491：PG 引脚的行为

admin
Guru**** 2511525 points
Other Parts Discussed in Thread: TPS2491

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/765584/tps2491-behavior-of-pg-pin

器件型号：TPS2491

尊敬的专家：

我的客户正在考虑使用 TPS2491并有疑问。

如果您能提供建议、我将不胜感激。

--

我确认了 PG 引脚的行为、并有三个问题。

您能看到随附的原理图和波形吗？

e2e.ti.com/.../question-about-PG-pin-.pptx

--

感谢您提前提供的出色帮助。

此致、

新一

  • 0
    TI__Guru**** 2511525 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Shinichi、

    我将查看测试波形并进行澄清。

    此致、
    Rakesh
  • 0
    TI__Guru**** 2511525 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Shinichi、

    启动期间、PG 输出取决于外部 FET 的 VDS。 VDS 必须降至1.25V 以下、然后等待9ms (典型值)以将 PG 输出置为高电平。

    在故障期间、器件进入保护模式、VDS 增加。 一旦 VDS 增加到2.7V 以上、PG 输出在9ms (典型值)抗尖峰脉冲时间后变为低电平。
    如果通过 EN < EN_L 禁用器件、则 PG 输出在9ms (典型值)抗尖峰脉冲时间后变为低电平。

    请参阅数据表中的"7.3.9 PG"部分、如果有任何其他问题、请告知我。

    此致、
    Rakesh
  • 0
    TI__Guru**** 2511525 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Rakesh、

    感谢你的答复。

    我知道 PG 输出取决于外部 FET 的 Vds、而不是 EN 和 Vccc。

    我将与客户分享这些信息。

    感谢您的帮助。

    此致、

    新一