This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC28702:UCC28702

Guru**** 645330 points
Other Parts Discussed in Thread: UCC28702, UCC28700
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/849111/ucc28702-ucc28702

器件型号:UCC28702
主题中讨论的其他器件: UCC28700

尊敬的 Eric:

我们重新设计了变压器、 电路的基本功能正常。

我们测试了85V 至305V 交流电的整个输入范围以及250mA 至1A 的电流、并且工作正常。 但我们面临低于 150mA 的低电流问题、在  特定输入电压范围内、例如170V AC 至240V AC 和270V AC 以上、输出电压持续波动在4V 至5V 之间。

请就此向我们提供建议和指导。

提前感谢。

Ramgopal。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我们采用 UCC28702设计了电源、 电路的基本功能正常。

    我们测试了85V 至305V 交流电的整个输入范围以及250mA 至1A 的电流、并且工作正常。 但我们面临低于 150mA 的低电流问题、在  特定输入电压范围内、例如170V AC 至240V AC 和270V AC 以上、输出电压持续波动在4V 至5V 之间。

    请就此向我们提供建议和指导。

    提前感谢。

    Ramgopal

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Ramgopal、您好!  

    我将尝试帮助您调试此问题。  回顾您之前与 Eric 的 E2E 主题对应关系、我在原理图中看到主 MOSFET 为 SPW11N80C3、该转换器的输出为5V/1A。  SPW11N80C3的5W 功耗级别的大小远远超出了要求。  

    虽然它看起来可以正常工作、但我认为极高的输出电容可能是导致此问题的原因。  

    输出(和其他信号)的波形会大有帮助、但由于没有可用的波形、我猜是巨大的输出电容会导致较长的关断延迟、进而导致初级电流峰值过大、 进而驱动开关频率远低于预期的稳压频率。  在负载小于~150mA 时、我认为控制器无法将频率降低到足以进行调节的水平、并且输出会进入过压状态。 控制器检测到此 OV 并关闭开关。   然后、它会回收启动并再次运行到 OVP 中、然后重复此过程。  同时、轻负载条件不会在下一个重启周期发生之前将输出电压下拉至远低于4V 的水平、因此输出在~4V 和~5V 之间波动、如您所述。  在较低的电压下、这种情况不太可能发生、因为在关断延迟期间、峰值电流不会被驱动为高电平、并且频率保持在控制器的能力范围内。  

    我建议您更改为更小的 MOSFET。   
    在本设计审阅文档   的第11页中、指示 在该功率级别使用了4.5 Ω MOSFET。  我建议查找导通电阻约为4~5 Ω 的800V 器件。  

    由于关断延迟短得多、控制器可以保持对峰值电流的控制、并且应该能够调节到接近0A。  由于开关频率最小、因此您将需要最小负载、我在原理图中看到、您的"预载"确实为124ohm = 40mA 的最小负载。  这是相当高的、在更改 MOSFET 后、您也可以显著减少此预负载。   

    此致、
    Ulrich

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Ulrich、

    非常感谢您的详细重播和努力。

    我们将更改 FET 并继续测试。 完成后、我们将分享结果。

    此致、

    Ramgopal。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Ulrich、

    我们将 FET 替换为具有4.8 Ω RDS (on) max (STD2HNK60Z-1)的电阻、并测试了电路。

    与之前相比、我们获得了更好的结果。 但在空载条件下、输入电压高于175V AC 时、问题仍然存在

    之前、电源的输出稳定在150mA + 124ohm 泄放电阻以上。

    更改 FET 后、它将通过50mA + 124ohm 泄放电阻器实现稳定。

    如果 没有50mA 的外部负载、并且只有124欧姆的泄放电阻器、我们就会遇到问题。

    请查找波形以供您参考、并在这方面为我们提供指导。

    注意:黄色波形为 UCC28702的 VDD、绿色波形为 FET 栅极驱动。

    在没有外部负载的情况下使用124ohm 泄放电阻器的输出波形。(绿色)

     

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Ramgopal、您好!  

    我很高兴更换 FET 取得了一些积极的成果、尽管结果不如我所希望的那样好。   显然还有另一个压倒一切的问题、但较小的 FET 仍然是一个好主意。   

    在"50mA"屏幕截图中、栅极脉冲以~18.6us 间隔发生、即~54kHz。  对于如此小的负载、这似乎是一个相对较高的频率。  在下一个屏幕截图中、删除了外部50mA、操作变得断断续续。  每次"突发"停止前、VDD 都会显著增加。  感应输出电压似乎存在时间滞后。  第三个屏幕截图表示控制器未感测到低输出电压。  我对可能发生的情况有一些想法、但我不希望在没有更多信息的情况下进行推测。  

    此时、我只需要介绍一下您之前通过 Eric 介绍的 E2E 主题的原理图。  可能已修改、但此线程的更改范围未知。  请提供最新的原理图、其中包含电路板上现已存在的所有组件值。 此外、请包括变压器参数 Lm、Llk 和 NPS、NPA 匝数比。  在旧原理图中、一些器件被标记为"DNP"。  如果最新的原理图中有任何内容、请指明它们是否实际被组装。   

    此致、

    Ulrich

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Ulrich、

    非常感谢您的支持。

    请查找包含更新值的原理图和变压器数据表、以供您参考。

    此致、

    Ramgopal。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Ramgopal、您好!  

    感谢您提供更多信息。  我在 UCC28700设计计算器()中输入了您的设计值,它建议您的2个组件使用一些明显不同的值:R103和 R95。  

    我建议:

    a)将 R103从6.98K 更改为840欧姆(或最接近的标准值更改为840r、+/-)、

    b)将 R95从487R 更改为65R (或更少、不更多)。  

    我认为(a)项最有可能解决您在高压线路上的轻负载运行问题。  现有6.98K 正在向 CS 输入注入太多的高压线路失调电压、从而使控制器难以实现高压线路所需的适当峰值电流。  

    项目(b)还不是明显的问题、但现有值可能会使 VDS 产生远远超过新 MOSFET 的600V 额定值的电压尖峰。  在该位置低于65R 的情况下、600V 额定电压的 MOSFET 应具有与其最大 VDS 额定值相当大的裕度。  
    但是、计算器假设使用固定的 TVS 电压钳位。  由于您使用的是 RCD 钳位(这是非常好的做法)、因此请确保 C37上的钳位电容值足够高、以便在最大输出负载和最大输入线路上保持与 MOSFET 最大额定值足够的裕度。  

    请告诉我轻负载高压线路运行问题是否得到解决。  (注意:如果是、您也可以研究增大 R98以减小 Pstby。)

    此致、
    Ulrich

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Ulrich、

    今天的问候! 感谢您的快速响应。

    我们将 R103替换为845欧姆、R98也调整为1.5K、并将 R92替换为 TVS 二极管(P6KE82A)。我们发现结果非常好、在较低的电流和较高的电压下该问题得以解决。

    但是、在较低的电压下、控制器的 Vdd 引脚上的干扰非常低、即仅限85V 至150V @ 50mA 负载。 无问题 @无负载、无问题@ 25mA 负载、无问题@>100mA 负载。

    请查看下图以供参考。 (黄色冷色:控制器的 VDD,绿色:FET 的栅极驱动)。

    在相同条件下 ,输出中的纹波大约为80mV。 请查找以下波形以供您参考。  

    (绿色:输出波形)


    请核实并指导我们进行这方面的工作。

    谢谢和升级、

    Ramgopal

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Ramgopal、您好!

    我很高兴先前的问题得到解决。 我认为这一新问题源于围绕 UCC28702控制律的低 AM/FM 转换点运行(请参阅数据表的第14页)。  在这里、较低的负载牢牢地沿着较低的 FM 曲线向下移动、而较高的负载牢固地上升到 AM 区域、但50mA 负载似乎非常接近两种工作模式之间的转换点。

    显然、VS 输入端的波形感应中的扰动会使控制器在某种程度上混淆、它无法决定是处于 AM 还是 FM 区域、并稳定至稳定状态。 相反、它首先是单向过冲、然后对另一条路进行反复补偿。  由于没有外部组件来实现稳定性、因此如果 输出纹波 是不可接受的、只有增加输出电容才能减少或消除这种影响。  VDD 上的纹波 没有问题或后果。   确保尽可能减小 VS 引脚上的任何电容。

    此致、
    Ulrich