[参考译文] BQ76952：有关 BQ76952的一些问题

您好 Gabriel、

1、预放电逻辑延迟是不可控的。 当预放电打开时、一次放电将等待240ms。 有时、在预放电关闭之前、一次放电不会打开。 这是因为当前的 I2C 通信速率似乎是相关的。
在 PDSG 之后、DSG 引脚启用的持续时间取决于 PDSG 设置。 我不认为它应该等待240ms。 但我不明白这里的问题是什么。

2. RTC 复位初始时间。 睡眠测试后、发现 RTC 时间有时会重置为上次备份时间、即时间自然不准确、这可能与 IIC 通信和 RTC 策略有关。
我不太理解这个问题。 您能澄清一下吗？

3.平衡已长时间关闭。 平衡导通后、接近平衡的时间超过2S、测得的时间为2.5S。
这是一个问题还是一个陈述？ 问题是什么？

此致、

Luis Hernandez Salomon

尊敬的 Luis

BQ7695202PFBR 芯片我们的核心问题是：
1、芯片的 I2C 通信要获取电压、电流、温度和其他信息、通信故障率很高。
2.通信故障会导致重复通信并增加底层交互的延迟。
3、通信故障会导致较大的响应延时、MOS 开关和其它动作的不确定性增加。
4.在均衡开始期间获得的单节电池的电压波动很大。
5.停止平衡的响应时间过慢。

您好 Gabriel、

您能否准确描述您看到的通信故障？ 您是否有任何示例或逻辑分析仪图像？ 您的 MCU 是否支持时钟扩展？  

您能否分享您的原理图以便我进行审阅？ 如果您在电池平衡期间获得不准确的电池测量值、则输入滤波器的时间常数可能太大、因此可能需要减小。

此 e2e 线程可能会回答有关电池平衡时序的一些问题： https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/967073/bq76952-bq76952-cell-balancing-questions

但简而言之、平衡时间取决于您的配置、如果您可以共享.gg 文件、我将能够看到您选择的内容。

此致、

Luis Hernandez Salomon

您好 Gabriel、

1) 1)请提供 MOS 从关到开放电的延迟数据；
从关断到开最长可能需要250ms。 该器件将确定是否每250ms 让其导通一次 FET。  技术参考手册的第6.9节"器件事件时序"中对此进行了介绍。

2) 2)我们使用了放电控制引脚、或者通过通信命令进行了芯片输出放电 MOS 控制、但是有一个较大的延时时间。 这个延迟不符合我们的实际应用要求；芯片 MOS 信号驱动器输出到实际 MOS 驱动器的通信影响和延迟已经被排除。
该延迟是否仅在开通期间？ 如果是、则是由于上述原因。 如果使用命令或取消 DFETOFF 置位、则需要高达250ms 的时间才能开启 FET。  

原理图对我来说看起来很好。 建议 C38/C39等 ESD 组件绕过 MOSFET、因此从 CHG FET 的源极到 DSG FET 的源极。 您希望在组件周围创建一条低阻抗路径、以便 ESD 电流可以到达电池。

此致、

Luis Hernandez Salomon