This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CSD17312Q5:开关节点在 VDSS 上的峰值电压

Guru**** 633105 points
Other Parts Discussed in Thread: CSD17312Q5, CSD17510Q5A, CSD18510Q5B, CSD18512Q5B
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/568760/csd17312q5-peak-voltage-at-switching-node-over-vdss

器件型号:CSD17312Q5
主题中讨论的其他器件: CSD17510Q5ACSD18510Q5BCSD18512Q5B

我创建了一个由 CSD17510Q5A (高侧)和 CSD17312Q5 (低侧)提供24V 输入电压的同步整流电路。
其开关频率为500kHz。
我的电路的开关节点处有可测量的振铃、其峰值电压约为35V。
超过30V 的峰值持续时间小于5ns、其峰值不是"平顶"。
我认为 CSD17312不处于雪崩模式。 对吗?
我的电路中的 MOSFET 是否存在任何问题?

此致

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    我将与此应用团队联系-他们可能会建议改用40V FET。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    以下是我们的应用团队的回应:

    "他需要确保他有一个准确的波形。 凭借快速 dv/dt 压摆率、测量对探头环路尺寸和测量点很敏感。 最好的方法是使用具有长喇叭尖的差分探头在器件引脚上进行测量。

    无论如何、振铃太高。 需要改进设计、以减小振铃峰值并留出一定的余量。"

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Brett:

    感谢你的答复。

    我想先使用40伏 FET、但无法使用。  因为其 RDS (on)和 Qg 高于预期。

    因此、如果 可能、我希望继续使用 CSD17312。

    现在、我得到了开关节点的波形。  我使用的是单端探头、接地线非常短。

    下面是屏幕截图:

    (1)开关节点(10V/div、1usec/div)

    (2)上升沿缩放(10V/div、10nsec/div)

    您会在我的电路上向我提供建议吗?

    此致

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    我将向我们的应用团队展示这一点、看看他们是否有任何建议。 您的电阻和 Qg 目标是什么?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    因此、该振铃仍然超过 FET 的最大 BVDSS。 这意味着您必须减少振铃或使用40V FET。

    以下是我们编写的有关减少振铃的一些应用手册:

    www.ti.com/.../slpa010.pdf

    www.ti.com/.../slpa005.pdf
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Brett:
    再次感谢您的回复。
    VGS=4.5V 时、我的电阻目标最大值为2m Ω。
    VGS=4.5V 时、Qg 目标最大值为50nC。

    我将尝试根据您显示的应用手册减少振铃。
    BTW、我的 FET 是否处于雪崩模式?

    最恰当的考虑
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我们确实推出了40V 器件 CSD18510Q5B、听起来它将非常接近您的规格。  

    4.5Vgs 时的典型电阻约为1.3m Ω(可能最大值为1.6)、栅极电荷约为60nC、略高于目标值。 或者、两周前发布的 CSD18512Q5B 在最大2.3m Ω 时将略高于您的电阻规格、但略低于您的栅极电荷规格。  

    在我看来、您的 FET 不处于雪崩模式。 由于存在一些分布、一些 FET 的 BVDSS 比其数据表额定值高几伏。 但我们无法保证下一个30V FET 的运行方式相同。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Brett:
    再次感谢您的回复。
    感谢您介绍这些项目。 两个 FET 的规格都是可以接受的。
    我想对两个 FET 进行评估测试。
    CSD18510Q5B 计划何时发布?

    感谢您对雪崩的看法。 我知道、并非每个 FET 都处于雪崩模式、因为每个 FET 具有不同的 BVDSS。

    此致
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    CSD18510Q5B 应在2月中旬至下旬发布。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Brett:
    感谢您的持续支持。
    我将在 CSD18510Q5B 发布时获取它。

    顺便说一下、为了减少开关节点上的振铃、我根据您的应用手册尝试了一些方法。
    增加引导电阻或栅极电阻对于减少振铃非常有效、而 FET 的温度升高。
    (我的电路中已经优化了 RC 缓冲器。)
    我将尝试优化这些电阻的值、以便找到折衷点。

    非常感谢