This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LP5562:100KHz 时钟的 I2C SCL、SDA 最大上升时间(标准模式)

Guru**** 2439690 points
Other Parts Discussed in Thread: LP5562

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1237869/lp5562-i2c-scl-sda-maximum-rise-time-for-100khz-clock-standard-mode

器件型号:LP5562

尊敬的主席/女士,您好。

根据 LP5562规范[1]、最大的 SCL/SDA 上升时间要求为300nS (第6页的表6.8)、与针对快速模式(400kHz 时钟)的 I2C 标准[3](第48页的表10)所述的相同。 但我使用的是高达100kHz 的标准模式(在本例中为90kHz)、标准模式(100KHz 时钟)的标准[3]要求是1000nS。 300nS 要求是否仍然表示标准模式(100kHz 时钟)? 标准[3]中描述了标准模式的上升时间要求。

请注意、我正在测量上一线程[2]中描述的上升时间、10%到90%、这与图38第50页中描述的标准[3]不同。

[1] https://www.ti.com/product/LP5562
[2] https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1021633/lp5562-rise-time-and-fall-time-of-i2c
[3] https://www.nxp.com/docs/en/user-guide/UM10204.pdf
[4]

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    抱歉、我不太理解您的问题、您是说您的 I2C 信号具有1000ns 的上升/下降时间吗?

    也许您可以向我提供您的 SDA/SCL 信号的波形、以便我们帮助您验证它是否适用于我们的器件。

    谢谢!

    伊夫·李

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    可以。 根据 I2C 标准文件,标准模式[1][2]的上升时间要求最大为1000uS。

    我附上了信号的两张图片(同一张图片有不同的上升时间测量方法)[3]测量值为10%-90%和[4]测量值为30%-70%——还有两张来自 I2C 标准的图片[1]图38和[2]表10。

    [1]来自 I2C 标准的图38。







    [2] I2C 标准的表10




    [3]上升时间从10%到90%测量的 I2C 信号(左下角的值、SCL 上升时间= 841.808nS、SDA 上升时间= 935.421nS)



    [3]上升时间测量范围为30%至70%的 I2C 信号(左下角的值、SCL 上升时间= 335.364nS、SDA 上升时间= 379.677nS)

    [5]高分辨率图片作为 zip 档案附加

    e2e.ti.com/.../pics.zip

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    感谢您的信息。

    我注意到上升时间约为900ns、超出了我们的规格。 但100kHz 频率可用于我们的器件。

    因此、我建议您减小上拉电阻器的值、这将有助于缩短上升时间。

    此外、考虑到这个 技术规格由设计确保、而未经生产测试。 如果您只能提供1000ns 上升时间 I2C 信号、我建议您在 EVM 上测试条件以确保运行正常。

    谢谢!

    伊夫·李

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    系统按预期工作(无需 EVM)、并且我在执行 DVT (主机 I2C 器件为 CC1352)时注意到了该问题。

    我已经检查过 pu 的减小;要达到300nS (从900nS 10%-90%)、我需要大幅减小 pu 电阻。 减小导致音量上升到0.5V 以上、这会导致系统出现故障(已检查此解决方案);当前、音量~= 0.26V (请参阅上图)。

    因此、综合考虑后、我们回到了第一个问题和最初的问题:

    300nS 要求是否仍然表示标准模式(100kHz 时钟)? 或者标准模式的上升时间要求在 I2C 标准文档中进行了说明。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    300ns 要求仍适用于我们的器件的标准模式、因为这就是我们的数据表中提到的方法。

    我们仍然建议遵循数据表的要求、即使它可以在1000ns 的上升时间条件下工作。  

    因为我们无法向您承诺数据表中包含的规格。

    谢谢!