This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC12040:使用内部时钟时如何处理 SYNC/SYNC_OK 引脚

Guru**** 1135610 points
Other Parts Discussed in Thread: UCC12051-Q1, AMC1351, UCC12040, UCC12050EVM-022, UCC12050
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1301026/ucc12040-how-to-handle-the-sync-sync_ok-pin-when-using-the-internal-clock

器件型号:UCC12040
主题中讨论的其他器件: UCC12050EVM-022UCC12050、AMC1351、UCC12051-Q1

您好!

我有关于 UCC12040的三个问题。

问题1: 与内部时钟单独使用。 如果 SYNC (4引脚)短接至 GNDP、是否没有问题?

问题2. 在 Q1情况下、SYNC_OK (5引脚)终端处理100kΩ 上拉还是开路?

问题3: UCC12050EVM-022中 GNDP 和 GNDS 之间插入了 C5、这意味着什么? (LYR2-LYR3层间缝合盖)

谢谢。

科诺

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Conor、

    问题1: 与内部时钟单独使用。 如果 SYNC (4引脚)短接至 GNDP、是否没有问题?

    • 如果未使用 SYNC 功能、则连接 SYNC=SYNC_OK=GNDP

    问题2. 在 Q1情况下、SYNC_OK (5引脚)终端处理100kΩ 上拉还是开路?

    • SYNC_OK 为开漏、作为  SYNC=SYNC_OK=GNDP (上面的 Q1)连接

    问题3: UCC12050EVM-022中 GNDP 和 GNDS 之间插入了 C5、这意味着什么? (LYR2-LYR3层间缝合盖)

    • "C5"不是物理元件(电容器)、而是特意设计到 PCB 中的电容、但会重叠相邻的 PCB 层(EVM 示例中为 LYR2-LTR3)、我们有一个已知的导电区域、两个平行板、 利用定义的 FR4 PCB 材料介电常数按一定距离隔开、下面介绍了我们如何创建内部 PCB 拼接电容器。 拼接电容器可有效地降低共模 EMI 相关的噪声。 UCC12040/50功能不需要、但对于缓解 EMI 很有用。 如果使用了该引脚、请查阅您的 PCB 设计标准(常用的 IPC 标准)、以确保不会损害所需的安全隔离。  

    此致、

    史蒂夫

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Steve、您好!

    感谢您的答复。  我还有一个基于您的回答的问题、您能否回答?

    第1季度
    当我研究拼接电容器时、发现在特定的技术网站上、它们用在 GND1和 VCC2的重叠上。
    https://edn.itmedia.co.jp/edn/articles/1706/19/news014_2.html
    此效果是否与 TI 建议的重叠 GNDP 和 GNDS 相同? 由于它是共模、并且 VCC 和 GND 在同一相位、我们是否可以认为它们具有相同的作用以减少电流环路?

    第2季度
    10.1 UCC12040数据表中的布局指南指出:"为确保初级侧和次级侧之间的隔离性能、请勿在 UCC12040器件的外部铜层下放置任何 PCB 迹线或覆铜。" 重叠 GND1和 VCC2是否存在问题?


    问题3:
    由于我不知道重叠导致的绝缘性能、因此我考虑以下几点同时满足绝缘性能和共模电流环路降低要求。 您能给我一些建议吗?
    - UCC12040正下方的所有层不得有印刷电路板线迹、平面、过孔等。
    将拼接电容器靠近 UCC12040放置

    谢谢。

    科诺

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Conor、

    回答 您的以下问题:

    第1季度

    设计从 VCC 到 GND 的缝补电容就像在 VCC 到 GND 之间放置一个物理电容、这样可以实现 HF 旁路。 设计从 GNDP 到 GNDS 的拼接电容器就像在初级到次级 GND 之间添加一个物理电容器(Y 电容器)、并且这在许多电源设计中通常用于减轻与降低 EMI 相关的 CM 噪声。

    第2季度

    每当您在 UCC12050下进行覆铜布线时、就会影响隔离电压额定值。 一些客户这样做是因为 IC 的额定电压可能为5kV、但他们只需要2kV、但通常不建议在 UCC12050下方添加覆铜/信号布线、至少在表面层上。 对于内部 PCB 层、您需要根据使用的任何 PCB 设计标准考虑您的隔离要求。

    第3季度

    听起来不错、您可以考虑在 UCC12050的下半部分(引脚8-16)附近使用拼接电容器和/或物理 Y 电容器、因为这更接近集成变压器的位置。

    此致、

    史蒂夫

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     Steve、您好!

    感谢您的答复。  

    设计从 VCC 到 GND 的缝补电容器就像在 VCC 到 GND 之间放置一个物理电容器,这是为 HF 旁路而完成的。

    我知道 VCC2-GND 电容器起着旁路作用、但这是否意味着 VCC 次级侧的高频噪声会旁路至初级侧的 GND1? 我想它通常会在初级侧的 VCC1和 GND1之间、次级侧的 VCC2和 GND2之间绕过、所以我担心 IC 的绝缘电压规格会下降。 此外、只要满足应用绝缘标准、就可以绕过次级侧的 VCC2和初级侧的 GND1吗?

    每当您在 UCC12050下方布线铜时、就会影响隔离电压额定值。 一些客户这样做是因为 IC 的额定电压可能为5kV、但他们只需要2kV、但通常不建议在 UCC12050下方添加覆铜/信号布线、至少在表面层上。 对于内部 PCB 层、您需要根据所使用的任何 PCB 设计标准来考虑您的隔离要求。

    我理解您的意见、对吗? 如果有任何更正、请告诉我。

    基本而言、禁止将 PCB 迹线或铜直接放置在器件下方。 不过、如果设计的电路板的介电强度即使有重叠也能满足应用所需的规格、则可以选择重叠来降低 EMI 噪声。

    谢谢。

    科诺

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Conor、

    我个人没有研究过设计 PCB 缝补帽在您提到的许多不同配置中的影响。 我在 UCC12050EVM-052上使用 GNDP 和 GNDS 的内部层实施了一个11pF PCB 拼接电容器、并且看到了降低 CM CMI 的有利效果。如果您参加设计各种 PCB 拼接电容器的练习、请告诉我们结果和吸取的教训?

    此致、

    史蒂夫

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Steve、您好!

    感谢您的答复。

    请告诉我们结果和经验教训?

    缝补电容器还将报告运行验证结果。

    由于 UCC12040DVER 和 AMC1351QDWVRQ1封装的宽度相同、我们考虑将它们放在电路板的正面和背面。 这是因为应用需要小型化。 在电路板的正面和背面放置上述 IC 是否存在问题? 我想了解一些建议。

    谢谢。

    科诺

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的、您可以做到、但请记住、UCC12050是一种具有集成式高频变压器的开关电源转换器。 在传统的开关电源转换器中、您是否会将放大器直接放置在变压器的下方? 可能是、但前提是将某种屏蔽引入到内部 PCB 层中。 PCB 拼接电容器是否也可以用作屏蔽层? 我不确定但要谨慎。 另外、PCB 层图未显示缝补电容。

    史蒂夫  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Steve、您好!  

    感谢您的答复。  我想澄清一下将 UCC12040DVER 和 AMC1351QDWVRQ1正面对背放置时的问题。 前后放置是否存在问题? 如果出现问题,我应采取甚么措施?

    谢谢。

    科诺

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Conor、

    您可以参考我给出的上一个回答。 UCC12050与 UCC12040DVER 相同。 基本而言、如果您可以在 PCB 上对其进行布线、则应能实现电气连接。 我提请注意的问题与潜在的信号干扰和潜在的 EMI 挑战相关。

    史蒂夫

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Steve、您好!

    感谢您对 UCC12040和 AMC1351QDWVRQ1的双面排列的答复。

    一般而言、通常禁止将元件直接放置在电感器下方。 根据您的评论、考虑 EMI 和辐射噪声对 UCC12040 (具有内置高频电感器的 IC)的影响、我们考虑不要将任何图形或器件直接放置在 UCC12040下方。

    不过、该定制板很小、因此即使我们避免直接位于其下方、也可能会存在一些重叠。 定制电路板宽度为16.5mm、UCC12040为10.5mm、AMC1351为5.95mm。 我们验证了定制电路板的辐射发射和传导发射、但在制造电路板之前是否有方法对其进行验证? 如果您能为我提供有关上述内容的有用信息或建议、我也将不胜感激。

    谢谢。

    科诺

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    不确定"在制造电路板前验证他们"的意思是什么? EMI 面向许多不同的 EMC 标准客户。 对于非汽车应用、CISPR 32很受欢迎、但即使在各种 CISPR 标准中、也存在一些类别(不同类别意味着不同的限制)。 一些客户尝试根据其 PCB 设计来模拟 EMI 性能。 ANSYS 是我们在 TI 使用的一种。

    您还可以订购 UCC12050 EVM 并进行预合规性 EMI 测量或共同偏置 AMC1351。 您可以 在此处看到根据 CISPR25 5类标准测量的 UCC12051 EMI 性能。 UCC12050和 UCC12051-Q1具有相同的 EMI 性能。

    此致、

    史蒂夫

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Steve、您好!

    您不确定"在制造主板前验证他们"是什么意思?

    很抱歉解释不清楚。
    我们正在使用 EVM 验证操作、尚未创建任何定制板。 未来、我们计划在两侧实施 UCC12040和 AMC1351QDWVRQ1、以验证定制电路板的辐射发射和传导发射。 问题的目的是了解在使用定制电路板进行测试之前、是否需要考虑任何要点或如何执行仿真。

    谢谢。

    科诺

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Conor、

    感谢您的 E2E 贡献。 由于我们正在偏离原来的问题、我将关闭此主题。 如果有帮助、请点击解决、如果您有其他问题、请提交新的 E2E 主题主题主题主题主题帖。

    此致、

    史蒂夫