This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC12050:UCC12050DVE 负电源轨

Guru**** 1135610 points
Other Parts Discussed in Thread: UCC12050, UCC12040
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1303768/ucc12050-ucc12050dve-negative-rail

器件型号:UCC12050
主题中讨论的其他器件: UCC12040

大家好!

我想使用两个 UCC12050DVE 创建正负电源轨

可以将其视为任何其他隔离式 PSU 吗? 从而正常连接一个(GNDS 连接到隔离式 GND。) 而另一个 VISO 到另一个的 GNDS ? 使一个电源上的 GNDS 变为负输出电压?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    根据负轨的图像...

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Scott、

    每个 UCC12050可被视为独立的隔离式输出电压轨、类似于变压器的独立绕组。 按照您的建议、输出可以以 GND 以外的悬空节点为基准或反转以产生-5V 电压。 感谢您通过 E2E 进行连接。

    此致、

    史蒂夫

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    完美 我将继续!

    还有一个问题。 EVK 使用重叠的第2层和第3层… 创建去耦 电容…

    这不会影响 IEC61010间隙规定的增强型隔离吗?

    第1层和第4层(顶部和底部铜)上的8.1mm 间隙非常严格

    我不太清楚 IEC61010中的哪些间隙适用于 PCB 内层?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Scott、

    基本原理是、表面层(空气)与内部 PCB 层相比具有不同的间距要求。 一些设计人员不喜欢在设计中引入任何可能影响隔离栅的内容、也不喜欢向其他客户介绍、例如在隔离栅上使用 PCB 拼接电容器和/或添加物理 HV 引线式 Y 电容器。 这实际上取决于系统中可能存在的其他 HF 信号以及所需的隔离程度、需要减少多少 EMI。 在此处查看这篇 E2E 文章

    另外、我看了 IEC 61010、发现对于不同层的并行内部导体(缝补电容器)、绝缘厚度需要为0.4mm。 缝补盖结构最好用下图中的"C"从 IEC 61010中描述。

    此致、

    史蒂夫

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我必须说,对这些问题的回答是宏伟的... 谢谢!

    我现在可以告诉您、您的竞争对手没有这样回答  

    我喜欢使用内层缝补盖的想法、因为我以前只是使用过实际的 Y 型盖。

    我的目标是这里的600Vrms CATII 增强型绝缘... 以上内容是否仅适用于<=300Vrms 的电压?

    0.4mm 内部绝缘不会产生600Vrms 增强型隔离、对吗?

    由于我的隔离目标电压最低为600Vrms CATII、因此我将研究 IEC61010-2-033 (因为这将是一款手持式产品)

    K.5.4.3节指出;

    如果我们看一下 K.103

    我在61010-2-033表格中找不到任何关于 CATII 的参考信息、因此也许我只需要与 PCB 房屋确认层之间的绝缘体满足9600V (这实际上会为我提供 CATIII 等级)给定层间距的介电强度?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Scott、

    我在 PCB 和电源转换器设计方面拥有经验、能够帮助制定优化 TI PMIC 性能的设计决策。 不过、围绕隔离间距做出的具体决策需要由您自己来决定。 不同的应用在决定 PCB 设计时有不同的关键关注点。 您似乎以 IEC 指南为目标、但其他客户遵循 IPC 标准、甚至遵循更适用于 PCB 设计的 JEDEC 标准。

    PCB 拼接电容器只不过是一个平行板电容器。 从 UCC12050EVM-052中可以看出、仅产生11pF 的电容需要很大的导电面积、但如果您的设计允许、它会对降低 CM EMI 产生巨大影响?  建立信任的一种方法可能是 订购 UCC12050EVM-052和一些备用 UCC12040 IC 样片、如果您有可用的 HV 测试设备、或许可以进行一些 HiPot 隔离测试?

    感谢您获得的支持以及对 TI PMIC 产品的考虑。 E2E 是一种方式、TI 致力于提供世界一流的应用客户支持。

    此致、

    史蒂夫