[参考译文] UCC21520：采用 SiC 的三相全桥应用上发生短路。

尊敬的 Fabio：

通过10k 死区时间电阻器连接、低侧和高侧输出之间应防止短路。 当前死区时间配置是否对开关具有足够的死区时间？ 增加死区时间是否会防止这些短路？

如果增加死区时间仍然无法阻止短路、则可能是 dV/dt 感应导通的情况。 当 FET 中的高 dV/dt 导致电流通过由栅极驱动器驱动的 FET 的米勒电容发送时、就会出现这种情况。 这个电流在栅极上生成一个电压、如果大于阈值电压、此电压将意外地打开器件。  

 防止发生 dV/dt 感应导通的几种方法是：

• 通过增加外部栅极电阻来降低 dV/dt
• 更小的栅极回路可减少寄生电感

我希望这对您有所帮助！

此致！

广木市

除了与 RDT 并联的最小数据表建议2.2nF 外、今天的死区时间似乎没有问题(我将修复)。

根据测试结果、看起来不是由于米勒电容电荷而发生短路、我们使用负电压来保持 SiC 关断。

该器件好像是从2016年开始使用的、设计为与 SiC MOSFET 配合使用？

尊敬的 Fabio：

是的、该器件旨在与 SiC MOSFET 配合使用、后者可与 UCC21530提供的 UVLO 选项配合使用。 如果更高的 UVLO 选项更适合系统中使用的电源开关、我强烈建议查看具有12V 和17V UVLO 选项的新 UCC21551器件。 UCC21551也更稳定可靠、并 在某些规格上进行了改进。

死区时间去耦电容器设计为有助于提高抗噪性能、 因此这可能是 该问题的原因。  请告诉我增加电容器是否未能解决问题。  

此致！

广木市

好的、我会这样做。
对于10k Ω 的 RDT、您建议使用数据表中显示的特定滤波器电容值或2n2是否合适？
  与我今天使用的新 PN UCC21551相比、它具有更高的抗扰性和稳健性？  它是可以预见的改进吗?