This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CSD13381F4:当上部 FET 关闭时、VGS 为-0.6V

Guru**** 1123240 points
Other Parts Discussed in Thread: CSD13383F4, CSD17382F4
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1240589/csd13381f4-when-upper-fet-is-off-i-have-a-vgs-of--0-6v

器件型号:CSD13381F4
主题中讨论的其他器件:CSDCSD17382F4、CSD13383F4

您好!

我在下面的电路中使用 CSD。 电路在其中一个 FET 导通或两个 FET 均关断时运行。

但是、当我禁用上部 FET (对栅极施加0V)时、有效 Vgs 电压约为-0.6V。 在栅极和电源之间有一个保护二极管、我认为它正在打开、因为我看到泄漏电流影响了电压为0.6V 的偏置点 VDDQ_TRIM。 是否有替代电路允许我启用/禁用顶部 FET、而二极管至少没有部分正向偏置、或者是否有建议使用的替代 FET。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、大家好!

    感谢您关注 TI FET。 如果 U30的源(VDDQ_TRIM)高于其栅极(VDDQ_MARGIN_DOWN)、则会对单端栅极 ESD 保护二极管进行正向偏置。 在同一封装中、我们有两个替代方案 CSD17382F4和 CSD13383F4、它们使用背靠背 ESD 结构来防止这种情况的发生。 背靠背结构会导致更高的泄漏(IGSS 和 IDSS)、并且这些器件的1k 价格略高。 以下链接介绍了 TI FET 中使用的 ESD 保护。

    https://e2e.ti.com/blogs_/b/powerhouse/posts/what-type-of-esd-protection-does-your-mosfet-include

    此致、

    约翰·华莱士

    TI FET 应用

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、John:

    感谢您的答复。 这解决了我的问题。 请关闭此案例。

    此致、

    盖伊