This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1343816/uc1846-sp-vc-gate-drive-supply-minimum
您好！
UC1846-SP 数据表显示了栅极驱动电压 VC 的一个引脚。 绝对最大额定值显示 VC 电压不应大于40V。 此电源引脚是否有最低工作电压？
栅极驱动输出在 VC = 12V、5V 或3.3V 时能否正常工作？
谢谢！
尊敬的 Edwin：
列出了该器件在最大8 V 时的 UVLO。 因此、12V 就可以、但其他两个电压不会。
谢谢。 丹尼尔
Daniel、您好！感谢您的回复。 UC1846-SP 的数据表显示、UVLO 用于 VIN 电源输入、而不是 VC 电源输入。 UVLO 是否也适用于 VC 输入？
谢谢。
埃德温
对于 VC 轨、很抱歉、我要澄清一下。 您正确地说、VC 电源轨上没有 UVLO。
从技术上讲、对于 FET 可运行的低电量范围外的电源轨、并没有一个最小值。 电源轨仅具有15V 的特性、因此推挽输出的高侧 FET 的压降是未知的。
