This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LM5152-Q1:LM5152QRGRRQ1仿真模型

Guru**** 1828310 points
Other Parts Discussed in Thread: LM5152-Q1, CSD18540Q5B, LM5152EVM-BST
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1340142/lm5152-q1-lm5152qrgrrq1-simulation-model

器件型号:LM5152-Q1
主题中讨论的其他器件: CSD18540Q5BLM5152EVM-BST

你好

请介绍一下 LM5152-Q1的仿真模型(瞬态)。

模型应用说明的说明包括以下陈述。

2.测试台设置为 VIN = 5V、VOUT = 10V、Iout = 5A。

这是否意味着无法更改此设置?

例如、是否可以稳定地输出6.5V 至12V 的 VIN、VOUT 至12.5V 的 VIN 和 Iout 至9A 的 VIN?

4.以下功能没有建模

a.时钟同步

b.时钟抖动

C. RT 实施的开关频率方案

在脚本窗口中输入所需的开关频率(FSW)(F11)。

这不建模的事实是否意味着无法与 FPMW 模式或外部时钟同步?

此外、尽管此模型没有 RT 引脚、这是否意味着如果您输入外部时钟、校正将自动应用?

此致、

高桥市

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、高桥山、

    感谢您通过 e2e 联系我们。

    默认测试台设置仅供参考。
    您可以根据需要更改 VIN、VOUT 和 Iout。

    以下特性未建模、因此不能在仿真中使用:
    -时钟同步,-时钟抖动,-通过 RT 的开关频率编程。
    在脚本窗口中输入所需的开关频率(FSW)(F11)。
    因此、以无法将外部时钟信号馈送到 SYNC 引脚或启用抖动为示例。
    可以配置开关频率、但必须通过脚本窗口输入该值、而不是在 RT 引脚上使用电阻器。

    此致
    哈利

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Heiio Harry-San,

    你好,Harry

    感谢您的回答。

    很抱歉、能否详细介绍一下该仿真模型?

    我更改了该仿真模型的 HO/LO 连接、
    验证往往会失败。

    要验证该 HO/LO 的运行、请更改为另一家制造商的 MOSFET。
    我曾尝试使用 TI CSD18540Q5B、但计算经常失败。
    当时的验证时间为3ms、阶跃数为10ns。

    添加元件以验证 LM5152-Q1仿真模型是否有效
    来自其他公司的模型?

    此致

    塔卡哈西

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、高桥山、

    我的第一个问题是:您在使用哪个仿真工具?

    -请勿使用 LT-Spice、因为它与 PSpice 不兼容。 因此、我们的模型将无法在 LT-Spice 下正常工作。

    -当使用一个完整版本的 PSpice 时,一切都应该运行良好,没有限制。

    -当您使用 PSpice for TI 时、请注意使用非 TI 半导体时、仅限于使用三个信号探头。
    因此、如果原始模型适用于您、非 TI FET 的工作方式可能不再相同。 您需要将测量信号的数量减少到三个。
    顺便说一下、差分信号已经计为两个信号。

    因此、请先从未修改的模型开始、并使其工作。
    然后逐步进行小幅修改、并验证以下哪些步骤可能会导致问题:
    修改电压、分压器等
    修改开关频率、
    减少探头数量并首先修改单个 FET。
    然后修改第二个 FET。

    此致
    哈利

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Heiio Harry-San,

    使用的仿真模型是 pspice 模型。
    与制造商提供的 psice 模型 FET 兼容。

    如随附文档中所示、我使用处的电路执行了仿真。
    仿真表的底部、但 HO 发生了过度过冲。
    原因被认为是有一个部分级别是暂时的
    且会生成 A 通孔电流。
    到目前为止、仿真误差是由该过冲引起的、这是无法
    由计算处理。

    由于对过度过冲没有对策、
    非常感谢您提供任何建议。
    随附文档中的 FET 为
    此外、是否有任何推荐的 TI MOSFET 产品?

    此致

    塔卡哈西

    e2e.ti.com/.../DCDC_2800_LM5152_2D00_Q1_2900_SIMtest.xlsx

     

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、高桥- San、

    由于您在高侧有一个非常简单的 MOSFET 模型、该模型没有开启延迟、因此我假设您在这里看到的是击穿。

    这是由于低侧 MOSFET 开关电压低得多、高侧开关的模型将开启。

    此致、

     斯特凡

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,Harry

    感谢您的回答。

    我还有一个问题。
    LM515-Q1评估板(LM5152EVM-BST)的电路图
    当我检查时、FET 在 HO/LO 中使用了不同的产品。

    您能给我讲一讲这个 FET 的选择标准吗?
    目前、当我将同一 FET 连接至 HO/LO 时、
    升至 L 电平时的导通时间。

    我想解决这个问题、所以请告诉我原因
    选择评估板的器件。

    此致

    塔卡哈西

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、高桥山、

    您写道:
    >...有一段时间,当 HO 上升时,两个都进入 L 水平。 我想解决这个问题...

    这种情况下、两个 FET 在其中一个 FET 导通之前会关断一段时间、这不是问题。
    相反、这种所谓的死区时间是必须避免两个 FET 之间发生跨导的情况。

    还是我误解了你和你8所描述的效应是某种程度的下降后的死区时间?
    在这种情况下、请引入小型栅极电阻器(最大5欧姆)来减慢/使开通时间变平(另请参见下面的备注)。


    在 EVM 上、NVMFS5C670NLWFAFT1G 的8.8毫欧姆对于高侧 FET 而言太多、因此选择了 NVMFS5C645NLWFAFT1G。
    对于低侧 FET、我想、设计人员就采用了更便宜的 FET。 我看不出 NVMFS5C645NLWFAFT1G 也不应在低侧工作的任何原因。

    实际上、高侧和低侧的替代器件(BSC022N04LS6)相同。


    下面是一条重要的注意事项:

    LM5152的栅极驱动器非常强大、专为双 FET 星座而设计。
    使用单个 FET 时、请为两个 FET 插入栅极电阻器。
    栅极电阻器的值实际上取决于所选的 FET。
    对于单个 FET、我建议您先使用大约3欧姆的值。 不要超过5欧姆。
    对于相同的高侧和低侧 FET、请始终保持两个栅极电阻器相同、否则自适应死区时间机制无法正常工作。

    此致
    哈利

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,Harry

    感谢您的回答。

    我听从了您的意见、并尝试在 FET 的基极侧添加一个电阻器。
    无法改善 HO 下降和 LO 下降的时序、
    上升时序从大约5ns 变为8ns 到 H 电平。

    当我检查电流波形时、发现没有发生直通电流
    并且输出电压和电流在所需的输出电压和电流下保持稳定。

    在 LO 侧的死区时间期间是否不会产生直通电流?

    此致

    塔卡哈西

    e2e.ti.com/.../DCDC_2800_LM5152_2D00_Q1_2900_SIMtest_5F00_2.xlsx

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、高桥山、

    可能我完全误解了您的问题。
    但在两个 FET 都关断时、为什么需要电流流经低侧 FET?

    只有当两个 FET 都导通时、才可能发生跨导。

    此致
    哈利

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,Harry

    我来捕捉一下昨天的问题。
    现在我要检查的是、我打算在确定相位裕度时
    两个 FET 的栅极都会导通(H 电平)。

    所附图像中红色框内的部分与此相对应、
    看起来当 HO 电压超过阈值时 LO
    未完全降低。

    我查看了数据表、但您是否了解 tDHL 的知名度、
    它通过从 HO 的关闭命令监控计时器来控制 LO 开启、
    如随附图像所示?

    在这种情况下、除了选择运算放大器之外、是否有其他方法
    具有小寄生电容的 FET、这与 FET 镜片减小相关?

    此致

    塔卡哈西

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、高桥山、

    只是为了确保一个对齐:在高侧、仍然使用 PSpice 基元开关?

    假设:
    这不会有像实际 MOSFET 那样的任何电容、因此只添加一个电阻器就不会改变任何时序或行为。

    内部死区时间控制取决于栅极驱动器信号的电压电平-因此、为了对行为进行建模并为死区时间逻辑获得正确的信号、需要将正确的 MOSFET 模型与所有寄生电容一起使用 (Coss / Ciss / Crss)

    此致、

     斯特凡

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Stefan-San、

    感谢您的回答。

    我有一天发送的波形请勿使用 PSpice 基元开关。
    MOSFET 将为非 TI 模型。
    选择尽可能小的 Coss 寄生电容(Ciss FET/FET/ Crss)。
    除 pspice 模型外、电容器也更改为电容器、并进行了测量。

    除了恒定电阻外、还使用恒定电流
    配置、如随附文档中所示。
    我删除了中包含的输出侧的1045CDC +2mΩ ESR 配置
    恒流电路中的 TI 仿真模型电路。

    当我测量它时、输出电压波形显示出过多的噪声、因为
    FET 的方法、我认为所添加电容器的库文件
    无法正常工作。

    即使在该状态下、波形结果仍具有死区时间、
    检查它是否正确适应附加型号?

    此致、

    高桥市

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    添加到上一个问题


    e2e.ti.com/.../DCDC_2800_LM5152_2D00_Q1_2900_SIMtest_5F00_3.xlsx

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、高桥山、  

    由于相同术语/短语的不同用法、似乎存在一些错误通信。

    您写道:  
     波形结果仍有死区时间

    你能否用自己的话详细解释一下,当你说"死区时间"时,你到底是什么意思?

    非常感谢

    哈利  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,Harry-San,

    我认为该死区时间是 LO 上升到 HO 下降到 L 电平之前的时间。

    测得的死区时间约为10ns。

    此致、

    高桥市

     

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、高桥山、

    您写道:
    我认为该死区时间是 LO 上升到 HO 下降到 L 电平之前的时间。

    感谢您的确认。 这解释了通信中的不匹配问题。

    在文献中以及在我们的理解中、死区时间是指两个 FET 都关断的时间。
    因此、这是必须要做的事情、而不是要避免。


    您所说的是某种重叠、当一个 FET 在另一个 FET 也已导通时、另一个 FET 仍导通。

    我们的器件使用自适应死区时间控制、可避免此类星座。

    然后、您可以观察 HO 引脚和 GND 之间的电压、该电压不是高侧栅极驱动器开启时的信号。
    而是混合使用开关节点电压与顶部的高侧栅极驱动器电压。

    要获得实际的驱动器输出信号、您需要从 HO 引脚上的电压中减去开关节点电压。

    当您查看紫色信号时、您基本上会看到三个电平:0V、13.5V 和18V。
    在0V 和13.5V 阶段期间、高侧栅极驱动器关闭。
    当它打开时、它将在开关节点的13.5V 之上增加大约4.5V、从而产生您看到的18V 电压。
    高侧驱动器仅在 HO 信号处于18V 电平时导通。

    当 LO 电压从18V 降至13.5V 时、高侧 FET 的通道关闭。
    两个 FET 都从该点关闭。
    但电流仍可以流过高侧 FET 的体二极管、开关节点电压保持在13.5V。

    在低侧 FET 导通时、它会主动将开关节点拉至 GND。
    此时、您将看到 HO 电压从13.5V 下降到0V 的大阶跃。

    但高侧 FET 已提早约25ns 关断(此时 HO 电压从18V 降至13.5V)。

    在另一个转换中会发生类似的事情。
    当 LO 关闭时、您可以看到开关节点从0V 变为13、5V、而 HO 电压随之变化。
    但这并不是因为高侧驱动器已开启。
    输入电压(通过电感器)基本上定义了此时的开关节点电压。

    约20 . 25ns 之后、您可以看到高侧驱动器开启。 此时 HO 引脚上出现从13.5V 到18V 的阶跃。

    因此、正如预期的那样、死区时间大约为20ns。 没有时间同时导通两个 FET、并且没有重叠或击穿。

    此致
    哈利

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,Harry

    感谢您的回答。

    我意识到我对 FET 的操作存在误解。

    我还有另一个问题、请让我来提问。

    我正在使用恒流负载(CCCS)配置研究瞬态响应。

    输出电压波形存在差异、具体取决于 CR 电路的 C135和 R11 (2mΩ 和10uF)是否已安装。

    此 CR 电路对于此类电路配置是否必不可少?

    请注意、C118和 C114是电解铝电容器。

    此致

    塔卡哈西

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、高桥山、

    对于开关模式升压转换器、通常应在输出侧使用多个4.7µF 和/或10µF 陶瓷电容器(而不仅仅是电解电容器)。

    输出电容器、外部反馈分压器(此器件中不存在)等外部元件的尺寸都会对瞬态响应产生影响。
    需要相应地重新计算补偿网络。

    要创建波特图、您还可以使用快速入门计算器、您将在此处找到该计算器:
    www.ti.com/.../SLVRBL5

    请记住、实际电路板上的瞬态响应将受到 PCB 寄生效应的影响。
    因此、仿真只会为您提供一个起点、实际补偿需要通过实验室中的实验来确定。

    此通信和任何相关通信中的所有信息均"按原样"提供、"商品售出概不退换"、并且遵守 TI 的重要声明(www.ti.com/.../important-notice.shtml)。

    此致
    哈利