[参考译文] LP8733：通过 EN 引脚启用和禁用控制

您好、Daisuke、

您能否分享 LP87334D 的原理图？ 您还可以确认 EN 处于低电平的时间吗？ 它看起来是~200ms、这是正确的吗？

谢谢。

丹尼尔 W

Daniel - San、您好！

感谢您的答复。

我能否用私人信息与您分享我们客户的原理图？
如何向您发送私密消息？

EN 为低电平的时间大约为200ms。

此致、

大辅

您好、Daisuke、

我发送了朋友申请。 请接受它、然后您应该能够直接向原理图发送消息。

谢谢。

丹尼尔 W

Daniel - San、您好！

感谢您的答复。

我已经发送了一封私人信息、将我们客户的原理图与您分享、如果您能评论、我将不胜感激。

此致、

大辅

您好、Daisuke、

感谢您分享原理图。 我将在接下来的2天内进行审核并提供反馈。

谢谢。

丹尼尔 W

尊敬的 Daisuke-San：

我认为原理图中没有任何直接问题会导致此问题。 您能否提供 BUCK0、BUCK1、LDO0和 LDO1关闭的示波器截图？

谢谢。

丹尼尔 W

Daniel - San、您好！

感谢您的答复。

下面提供了每个电源输出的关断示波器快照。

顺便说一下、即使 EN 引脚保持低电平超过10秒、它也没有通电。

我们怀疑通过 EN 引脚关断不是复位因子、因此无法通电。

在数据表的"7.3.7器件复位场景"部分中、介绍了以下两种复位方法、不包括通过 EN 引脚关断。

•通过 RESET 寄存器中的 SW_RESET 位进行软件复位。
•通过 VANA 电源进行欠压锁定(UVLO)复位。

此致、

大辅

您好、Daisuke、

通过复位寄存器和 VANA UVLO 进行的复位是指器件数字内核的复位、而不是输出。

您是否可以在断电期间检查 nINT 电平？

您是否还能够通过 I2C 访问该器件？

谢谢。

丹尼尔 W

Daniel - San、您好！

感谢您的答复。 很抱歉这么晚才回复。

由 EN 引脚关断后、nINT 也会置位为低电平。

通过 I2C 进行检查、设置 INT_TOP_1寄存器中的 OVP_INT。 而 VSYS (VCC_5V)在断电开始时似乎过压。

在 SW_RESET 复位或清除 OVP_INT 后、EN 引脚上电成功。

当 VSYS (VCC_5V)设置为约4.5V 试用时、不会设置 OVP_INT、然后通过 EN 引脚成功上电。

此致、

大辅

Daniel - San、您好！

感谢您的答复。 很抱歉这么晚才回复。

我们的客户会在5V 线路上放置较大的电容器。 他们也可以在下一个设计中将 FPWM 版本的反向转换器用于5V 电源。

此致、

大辅