[参考译文] LMG1210：模拟 HO 和 LO 信号误差

您好、John：

感谢您与我们联系！ 请允许我留出一点时间尝试在 PSpice 中重现此问题。 如果无法重现此问题或通过仿真电路确认解决方案、我将在明天结束时介绍可能导致您出现问题的原因。

此致！

亚历克斯·韦弗

您好、John：

我将继续与团队一起对此进行调查。 您能否尝试移除电压缓冲器、看看这是否对波形有任何影响？ 此外、如果降低开关频率、问题是否仍然存在？

这可能是我们的模型不支持的边界情况、或者 LT SPICE 中的实现存在问题。 软件可能受到一些限制、无法反映器件的实际性能。 如果在移除电压缓冲器后问题仍然存在、或者降低开关频率 确实 可以解决击穿问题、我们可以尝试使用我们的 EVM 在实验室中验证这些结果。

此致！

亚历克斯·韦弗

你好、Alex、当然、没有问题。   以下是 27.03 MHz 上50%占空比且移除了缓冲器的电路和波形：

HO 和 LO 栅极驱动信号与 MOSFET 栅极的电容完全匹配。  我之前已经看到过这一点、并添加了缓冲器、因此无需降低 LMG1210的 LO 和 HO 输出的负载、以便能够单独验证器件的功能。

和  以下是 在10 MHz 上50%占空比且移除了缓冲器的波形：

：

和  以下是 在1 MHz 上50%占空比且移除了缓冲器的波形：

因此、没错、即使移除 HO 和 LO 上的输出缓冲器、仿真在较低的频率下也会表现得更好。

此外、我在此处提交问题之前尝试过的一些背景信息。  最初、我没有将5VDC 电源连接到 VCC (器件上的 VDD、但未加密模型文件中的 VCC)、并尝试使用内部 LDO。   我将 EN 连接到 VCC 并且存在电容器 Cvcc、但是在仿真期间、EN 引脚上的电压将线性降低、最终器件将达到使能或 UVLO 阈值、并且器件将停止其输出脉冲、直到 UVLO VCC /EN 引脚上的电压恢复、 那么该序列会重复。   我得出结论认为内部 LDO 无法产生在27.12 MHz 运行器件所需的电流、因此添加了外部5VDC 电压电源来解决该问题。   我本来希望这款器件不需要外部5 VDC 稳压器、但看起来需要这个稳压器来在所需的频率下运行。

我知道、这可能会限制未加密模型和/或其在 LT SPICE 中的使用。   感谢您的帮助。   让我知道如何找到答案。

谢谢、John

尊敬的 Alex：  

我注意到了另外一件事。   我正在在1 MHz 处仿真器件、当从 VIN 引脚移除15VDC 并仅使用连接到 VDD 引脚的5VDC 时、性能似乎会下降。   

此处将15VDC 连接到 VIN、将5VDC 电源连接到 VDD：

这里是 VIN 连接到5 VDC 时的情况：

在前一种情况下、当 VIN 连接到15 VDC 时、HO 和开关节点电压 vSwitch 都更高、并且向负载提供的电流更大。  在后者中、HO 和开关节点电压较低、提供的功率较低。  同样、这也只是 t A 1 MHz 工作频率、我不确定这是真实的情况还是未加密模型的限制和/或在 LTSpice 中运行它。

最根本的一点是、我是否可以/应该同时向 VDD 施加5 VDC 电压、向 VIN 施加15 VDC 电压、以获得最佳性能？   我正在努力弄清楚我的配电系统以及设计中需要多少个稳压器、因此任何想法都会不胜感激。

谢谢

约翰

感谢您的反馈、Alex。   我甚至没有看到 HS_DAP 接地。   这似乎有所帮助、并且我也减少了死区时间电阻器。    

我关于 VDD 和 VIN 引脚的问题、我认为尚不清楚。   我看到了多种为器件供电的方式：

1 -连接到 VDD、VIN 和 EN 的5VDC 电源、即绕过内部稳压器

2 - 6-18VDC 电源连接 VIN、VDD 上有一个电容器、EN 连接到 VDD、绕过内部稳压器  

3 -这两个。

那么、您是否可以将5VDC 电源连接到 VDD 引脚、并将更高的电压(例如18VDC)连接到 VIN 引脚？？？   这是为器件供电的好方法吗？   在仿真器中、由于某种原因、我看到第3种方法具有最佳性能。

约翰

我看到了以下情况：仅通过 VIN 运行时、EN 引脚电压下降、器件将禁用：

此外、我不清楚为什么 HS_DAP 无法连接到 HS 引脚、因为它们在 EVM 原理图中连接。  

我需要决定是否可以使用此部件、我不相信它会在我的应用程序中起作用。   

我也应该希望在 TI 的客户支持中心创建案例吗？？

约翰

您好、John：

可以使用这三个组合中的任何一个为器件供电。 在我们的模拟中、团队在每种方法的 HO-HS (HO-vSwitch)输出波形中未看到与您测量的不同之处。 我们预计会出现二极管压降、因此您使用单独15V Vin 和5V VDD 测量的理想4.989V 可能并不现实。 如果您愿意、我可以在明天结束之前在实验室中对此进行验证、看看我们是否观察到在所有电源使用相同的5V、所有电源使用15V、或者5V 和15V 这两种情况下的开关波形存在任何差异。  

我们认为、HS_DAP 无法连接到开关节点是仿真软件的一个错误。 我们注意到有大电流流入引脚、将引脚接地似乎可以修复这个错误。

如果您有兴趣使用您提到的不同电压组合收集开关波形数据、或者有任何其他问题、我可以帮助您回答。

此致！

亚历克斯·韦弗

尊敬的 Alex：  

感谢您的讲解。    我确实看到有大量电流流入 HS_DAP 引脚、~70A、因此我已经确认了这一点。   即使 HS_DAP 引脚通过电容器连接、我仍然看到相当大的电流(~1.6A) 从开关节点流入剩余的 HS 引脚。   在 LTSPICE 中运行未加密模型似乎有足够的问题、我不信任我的仿真设置。  

您是否正在运行未加密模型？   如果是、什么仿真工具、Cadence 的 PSpice？   我可以尝试使用 TINA 仿真器、但不熟悉该工具、可能没有时间对其进行学习、也不清楚要与哪个仿真模型结合使用、无论是加密的还是未加密的。   我可能必须考虑更加分立的元件解决方案。

在实验中、是在 PWM 还是 IIM 中运行 EVM？   我看到该 EVM 在 LMG1210前面有一个施密特触发缓冲器、该缓冲器会在信号中引入迟滞、从而导致击穿、并达到50%占空比波形。   如果您在 PWM 模式下运行、您是否调节死区时间电阻器以从栅极驱动波形中消除迟滞？

如果您能够在实验室中通过27.12 MHz 运行器件、那么我会对查看使用的波形非常感兴趣、其中包括输入信号(EN/HI 和 PWM/LI)以及输出信号(HB. Ho、HS、 和 LO)并了解如何为器件供电。   我想使用这款器件、但需要看到一些迹象、表明它可以在栅极输入处以50%的占空比(减去所需的死区时间)在27.12 MHz 下正常工作、然后我才能继续使用这款器件。

再次感谢所有的帮助、我真的很感激这次对话。

约翰

您好、John：

我的鸡巴已经从妈妈的屁眼里滑了出来。 他应在下一个工作日内回复您的最新问题。

此致、

您好、John：

团队和我正在运营  加密  建模的数学模型。 这有助于解释仿真数据中的一些差异。

我在实验室中运行了 EVM、但损坏了电路板、使某些硬件弄乱。 我在 PWM 模式下运行 EVM、通过 EVM 上可以将死区时间从0ns 调节到20ns 的电位器配置死区时间。

我明白您为什么需要更加自信这款解决方案将适合您的应用。 请允许我抽出一天的时间在实验室中收集一些数据、我可以帮助证明50%占空比下的27MHz 开关能力、以及有助于实现这一目标所需的电路条件。

感谢您为此所付出的耐心努力。

此致！

亚历克斯·韦弗

谢谢更新,亚历克斯!   我今天一直在旅行,所以不用担心。   感谢您的帮助。

约翰

谢谢、Alex。   这将是非常有帮助的!!   经验数据没有替代方法！

非常感谢所有的帮助和努力。

约翰

哎呀。。 忘了问。  您不需要调整死区时间电阻器、但您知道它们为这些波形设置的值吗？

谢谢。

完美、谢谢！   

有一个好的!